Line data    Source code

       1            0 : /*
       2              :  * Copyright (c) 2025 Analog Devices, Inc.
       3              :  *
       4              :  * SPDX-License-Identifier: Apache-2.0
       5              :  */
       6              : 
       7              : #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_AD7124_ADC_H_
       8              : #define ZEPHYR_INCLUDE_DT_BINDINGS_AD7124_ADC_H_
       9              : 
      10              : #include <zephyr/dt-bindings/dt-util.h>
      11              : 
      12            0 : #define AD7124_ADC_AIN0                  0
      13            0 : #define AD7124_ADC_AIN1                  1
      14            0 : #define AD7124_ADC_AIN2                  2
      15            0 : #define AD7124_ADC_AIN3                  3
      16            0 : #define AD7124_ADC_AIN4                  4
      17            0 : #define AD7124_ADC_AIN5                  5
      18            0 : #define AD7124_ADC_AIN6                  6
      19            0 : #define AD7124_ADC_AIN7                  7
      20            0 : #define AD7124_ADC_AIN8                  8
      21            0 : #define AD7124_ADC_AIN9                  9
      22            0 : #define AD7124_ADC_AIN10                 10
      23            0 : #define AD7124_ADC_AIN11                 11
      24            0 : #define AD7124_ADC_AIN12                 12
      25            0 : #define AD7124_ADC_AIN13                 13
      26            0 : #define AD7124_ADC_AIN14                 14
      27            0 : #define AD7124_ADC_AIN15                 15
      28            0 : #define AD7124_ADC_TEMP_SENSOR           16
      29            0 : #define AD7124_ADC_AVSS                  17
      30            0 : #define AD7124_ADC_INTERNAL_REF          18
      31            0 : #define AD7124_ADC_DGND                  19
      32            0 : #define AD7124_ADC_AVDD_AVSS_DIV6_PLUS   20
      33            0 : #define AD7124_ADC_AVDD_AVSS_DIV6_MINUS  21
      34            0 : #define AD7124_ADC_IOVDD_DGND_DIV6_PLUS  22
      35            0 : #define AD7124_ADC_IOVDD_DGND_DIV6_MINUS 23
      36            0 : #define AD7124_ADC_ALDO_AVSS_DIV6_PLUS   24
      37            0 : #define AD7124_ADC_ALDO_AVSS_DIV6_MINUS  25
      38            0 : #define AD7124_ADC_DLDO_DGND_DIV6_PLUS   26
      39            0 : #define AD7124_ADC_DLDO_DGND_DIV6_MINUS  27
      40            0 : #define AD7124_ADC_V_20MV_P              28
      41            0 : #define AD7124_ADC_V_20MV_M              29
      42              : 
      43            0 : #define AD7124_IOUT0_OFF      00
      44            0 : #define AD7124_IOUT0_50_UA    01
      45            0 : #define AD7124_IOUT0_100_UA   02
      46            0 : #define AD7124_IOUT0_250_UA   03
      47            0 : #define AD7124_IOUT0_500_UA   04
      48            0 : #define AD7124_IOUT0_750_UA   05
      49            0 : #define AD7124_IOUT0_1000_UA  06
      50            0 : #define AD7124_IOUT0_0_1_UA   07
      51            0 : #define AD7124_IOUT1_OFF      08
      52            0 : #define AD7124_IOUT1_50_UA    09
      53            0 : #define AD7124_IOUT1_100_UA   0A
      54            0 : #define AD7124_IOUT1_250_UA   0B
      55            0 : #define AD7124_IOUT1_500_UA   0C
      56            0 : #define AD7124_IOUT1_750_UA   0D
      57            0 : #define AD7124_IOUT1_1000_UA  0E
      58            0 : #define AD7124_IOUT1_0_1_UA   0F
      59              : 
      60            0 : #define AD7124_IOUT_CH_AIN0 00
      61            0 : #define AD7124_IOUT_CH_AIN1 01
      62            0 : #define AD7124_IOUT_CH_AIN2 04
      63            0 : #define AD7124_IOUT_CH_AIN3 05
      64            0 : #define AD7124_IOUT_CH_AIN4 0A
      65            0 : #define AD7124_IOUT_CH_AIN5 0B
      66            0 : #define AD7124_IOUT_CH_AIN6 0E
      67            0 : #define AD7124_IOUT_CH_AIN7 0F
      68              : 
      69              : #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_AD7124_ADC_H_ */