Line data Source code
1 0 : /*
2 : * SPDX-License-Identifier: Apache-2.0
3 : *
4 : * Copyright 2023,2025 NXP
5 : */
6 :
7 : #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_ADC_MCUX_LPADC_H_
8 : #define ZEPHYR_INCLUDE_DT_BINDINGS_ADC_MCUX_LPADC_H_
9 :
10 0 : #define MCUX_LPADC_CH0A (0x0)
11 0 : #define MCUX_LPADC_CH0B (0x20)
12 0 : #define MCUX_LPADC_CH1A (0x1)
13 0 : #define MCUX_LPADC_CH1B (0x21)
14 0 : #define MCUX_LPADC_CH2A (0x2)
15 0 : #define MCUX_LPADC_CH2B (0x22)
16 0 : #define MCUX_LPADC_CH3A (0x3)
17 0 : #define MCUX_LPADC_CH3B (0x23)
18 0 : #define MCUX_LPADC_CH4A (0x4)
19 0 : #define MCUX_LPADC_CH4B (0x24)
20 0 : #define MCUX_LPADC_CH5A (0x5)
21 0 : #define MCUX_LPADC_CH5B (0x25)
22 0 : #define MCUX_LPADC_CH6A (0x6)
23 0 : #define MCUX_LPADC_CH6B (0x26)
24 0 : #define MCUX_LPADC_CH7A (0x7)
25 0 : #define MCUX_LPADC_CH7B (0x27)
26 0 : #define MCUX_LPADC_CH8A (0x8)
27 0 : #define MCUX_LPADC_CH8B (0x28)
28 0 : #define MCUX_LPADC_CH9A (0x9)
29 0 : #define MCUX_LPADC_CH9B (0x29)
30 0 : #define MCUX_LPADC_CH10A (0x0A)
31 0 : #define MCUX_LPADC_CH10B (0x2A)
32 0 : #define MCUX_LPADC_CH11A (0x0B)
33 0 : #define MCUX_LPADC_CH11B (0x2B)
34 0 : #define MCUX_LPADC_CH12A (0x0C)
35 0 : #define MCUX_LPADC_CH12B (0x2C)
36 0 : #define MCUX_LPADC_CH13A (0x0D)
37 0 : #define MCUX_LPADC_CH13B (0x2D)
38 0 : #define MCUX_LPADC_CH14A (0x0E)
39 0 : #define MCUX_LPADC_CH14B (0x2E)
40 0 : #define MCUX_LPADC_CH15A (0x0F)
41 0 : #define MCUX_LPADC_CH15B (0x2F)
42 0 : #define MCUX_LPADC_CH16A (0x10)
43 0 : #define MCUX_LPADC_CH16B (0x30)
44 0 : #define MCUX_LPADC_CH17A (0x11)
45 0 : #define MCUX_LPADC_CH17B (0x31)
46 0 : #define MCUX_LPADC_CH18A (0x12)
47 0 : #define MCUX_LPADC_CH18B (0x32)
48 0 : #define MCUX_LPADC_CH19A (0x13)
49 0 : #define MCUX_LPADC_CH19B (0x33)
50 0 : #define MCUX_LPADC_CH20A (0x14)
51 0 : #define MCUX_LPADC_CH20B (0x34)
52 0 : #define MCUX_LPADC_CH21A (0x15)
53 0 : #define MCUX_LPADC_CH21B (0x35)
54 0 : #define MCUX_LPADC_CH22A (0x16)
55 0 : #define MCUX_LPADC_CH22B (0x36)
56 0 : #define MCUX_LPADC_CH23A (0x17)
57 0 : #define MCUX_LPADC_CH23B (0x37)
58 0 : #define MCUX_LPADC_CH24A (0x18)
59 0 : #define MCUX_LPADC_CH24B (0x38)
60 0 : #define MCUX_LPADC_CH25A (0x19)
61 0 : #define MCUX_LPADC_CH25B (0x39)
62 0 : #define MCUX_LPADC_CH26A (0x1A)
63 0 : #define MCUX_LPADC_CH26B (0x3A)
64 0 : #define MCUX_LPADC_CH27A (0x1B)
65 0 : #define MCUX_LPADC_CH27B (0x3B)
66 0 : #define MCUX_LPADC_CH28A (0x1C)
67 0 : #define MCUX_LPADC_CH28B (0x3C)
68 0 : #define MCUX_LPADC_CH29A (0x1D)
69 0 : #define MCUX_LPADC_CH29B (0x3D)
70 0 : #define MCUX_LPADC_CH30A (0x1E)
71 0 : #define MCUX_LPADC_CH30B (0x3E)
72 0 : #define MCUX_LPADC_CH31A (0x1F)
73 0 : #define MCUX_LPADC_CH31B (0x3F)
74 :
75 :
76 : #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_ADC_MCUX_LPADC_H_ */
|