Line data Source code
1 0 : /*
2 : * Copyright 2021,2024-2025 NXP
3 : *
4 : * SPDX-License-Identifier: Apache-2.0
5 : */
6 :
7 : #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_IMX_CCM_REV2_H_
8 : #define ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_IMX_CCM_REV2_H_
9 :
10 : /* Peripheral:
11 : * range: 0 - 0xFF, starting from 0
12 : *
13 : * Instance:
14 : * range: 0 - 0xFF, starting from 0
15 : */
16 0 : #define IMX_CCM_PERIPHERAL_MASK 0xFF00UL
17 0 : #define IMX_CCM_INSTANCE_MASK 0xFFUL
18 :
19 0 : #define IMX_CCM_CORESYS_CLK 0
20 0 : #define IMX_CCM_PLATFORM_CLK 0x1UL
21 0 : #define IMX_CCM_BUS_CLK 0x2UL
22 :
23 : /* LPUART */
24 0 : #define IMX_CCM_LPUART_CLK 0x300UL
25 0 : #define IMX_CCM_LPUART1_CLK 0x300UL
26 0 : #define IMX_CCM_LPUART0102_CLK 0x300UL
27 0 : #define IMX_CCM_LPUART2_CLK 0x301UL
28 0 : #define IMX_CCM_LPUART0304_CLK 0x301UL
29 0 : #define IMX_CCM_LPUART3_CLK 0x302UL
30 0 : #define IMX_CCM_LPUART0506_CLK 0x302UL
31 0 : #define IMX_CCM_LPUART4_CLK 0x303UL
32 0 : #define IMX_CCM_LPUART0708_CLK 0x303UL
33 0 : #define IMX_CCM_LPUART5_CLK 0x304UL
34 0 : #define IMX_CCM_LPUART0910_CLK 0x304UL
35 0 : #define IMX_CCM_LPUART6_CLK 0x305UL
36 0 : #define IMX_CCM_LPUART1112_CLK 0x305UL
37 0 : #define IMX_CCM_LPUART7_CLK 0x306UL
38 0 : #define IMX_CCM_LPUART8_CLK 0x307UL
39 0 : #define IMX_CCM_LPUART9_CLK 0x308UL
40 0 : #define IMX_CCM_LPUART10_CLK 0x309UL
41 0 : #define IMX_CCM_LPUART11_CLK 0x30aUL
42 0 : #define IMX_CCM_LPUART12_CLK 0x30bUL
43 :
44 : /* LPI2C */
45 0 : #define IMX_CCM_LPI2C_CLK 0x400UL
46 0 : #define IMX_CCM_LPI2C0102_CLK 0x400UL
47 0 : #define IMX_CCM_LPI2C1_CLK 0x400UL
48 0 : #define IMX_CCM_LPI2C2_CLK 0x401UL
49 0 : #define IMX_CCM_LPI2C0304_CLK 0x401UL
50 0 : #define IMX_CCM_LPI2C3_CLK 0x402UL
51 0 : #define IMX_CCM_LPI2C4_CLK 0x403UL
52 0 : #define IMX_CCM_LPI2C0506_CLK 0x402UL
53 0 : #define IMX_CCM_LPI2C5_CLK 0x404UL
54 0 : #define IMX_CCM_LPI2C6_CLK 0x405UL
55 0 : #define IMX_CCM_LPI2C0708_CLK 0x403UL
56 0 : #define IMX_CCM_LPI2C7_CLK 0x406UL
57 0 : #define IMX_CCM_LPI2C8_CLK 0x407UL
58 :
59 : /* LPSPI */
60 0 : #define IMX_CCM_LPSPI_CLK 0x500UL
61 0 : #define IMX_CCM_LPSPI0102_CLK 0x500UL
62 0 : #define IMX_CCM_LPSPI1_CLK 0x500UL
63 0 : #define IMX_CCM_LPSPI2_CLK 0x501UL
64 0 : #define IMX_CCM_LPSPI0304_CLK 0x501UL
65 0 : #define IMX_CCM_LPSPI3_CLK 0x502UL
66 0 : #define IMX_CCM_LPSPI4_CLK 0x503UL
67 0 : #define IMX_CCM_LPSPI0506_CLK 0x502UL
68 0 : #define IMX_CCM_LPSPI5_CLK 0x504UL
69 0 : #define IMX_CCM_LPSPI6_CLK 0x505UL
70 0 : #define IMX_CCM_LPSPI7_CLK 0x506UL
71 0 : #define IMX_CCM_LPSPI8_CLK 0x507UL
72 :
73 : /* USDHC */
74 0 : #define IMX_CCM_USDHC1_CLK 0x600UL
75 0 : #define IMX_CCM_USDHC2_CLK 0x601UL
76 :
77 : /* DMA */
78 0 : #define IMX_CCM_EDMA_CLK 0x700UL
79 0 : #define IMX_CCM_EDMA_LPSR_CLK 0x701UL
80 0 : #define IMX_CCM_EDMA3_CLK 0x700UL
81 0 : #define IMX_CCM_EDMA4_CLK 0x701UL
82 :
83 : /* PWM */
84 0 : #define IMX_CCM_PWM_CLK 0x800UL
85 :
86 : /* CAN */
87 0 : #define IMX_CCM_CAN_CLK 0x900UL
88 0 : #define IMX_CCM_CAN1_CLK 0x900UL
89 0 : #define IMX_CCM_CAN2_CLK 0x901UL
90 0 : #define IMX_CCM_CAN3_CLK 0x902UL
91 :
92 : /* GPT */
93 0 : #define IMX_CCM_GPT_CLK 0x1000UL
94 0 : #define IMX_CCM_GPT1_CLK 0x1000UL
95 0 : #define IMX_CCM_GPT2_CLK 0x1001UL
96 0 : #define IMX_CCM_GPT3_CLK 0x1002UL
97 0 : #define IMX_CCM_GPT4_CLK 0x1003UL
98 0 : #define IMX_CCM_GPT5_CLK 0x1004UL
99 0 : #define IMX_CCM_GPT6_CLK 0x1005UL
100 :
101 : /* SAI */
102 0 : #define IMX_CCM_SAI1_CLK 0x1100UL
103 0 : #define IMX_CCM_SAI2_CLK 0x1101UL
104 0 : #define IMX_CCM_SAI3_CLK 0x1102UL
105 0 : #define IMX_CCM_SAI4_CLK 0x1103UL
106 :
107 : /* ENET */
108 0 : #define IMX_CCM_ENET_CLK 0x1200UL
109 0 : #define IMX_CCM_ENET_PLL 0x1201UL
110 0 : #define IMX_CCM_ENET1G_CLK 0x1202UL
111 0 : #define IMX_CCM_ENET1G_PLL 0x1203UL
112 :
113 : /* FLEXSPI */
114 0 : #define IMX_CCM_FLEXSPI_CLK 0x1300UL
115 0 : #define IMX_CCM_FLEXSPI2_CLK 0x1301UL
116 :
117 : /* PIT */
118 0 : #define IMX_CCM_PIT_CLK 0x1400UL
119 0 : #define IMX_CCM_PIT1_CLK 0x1401UL
120 :
121 : /* ADC */
122 0 : #define IMX_CCM_LPADC1_CLK 0x1500UL
123 0 : #define IMX_CCM_LPADC2_CLK 0x1501UL
124 0 : #define IMX_CCM_SAR_ADC1_CLK 0x1500UL
125 :
126 : /* TPM */
127 0 : #define IMX_CCM_TPM_CLK 0x1600UL
128 0 : #define IMX_CCM_TPM1_CLK 0x1600UL
129 0 : #define IMX_CCM_TPM2_CLK 0x1601UL
130 0 : #define IMX_CCM_TPM3_CLK 0x1602UL
131 0 : #define IMX_CCM_TPM4_CLK 0x1603UL
132 0 : #define IMX_CCM_TPM5_CLK 0x1604UL
133 0 : #define IMX_CCM_TPM6_CLK 0x1605UL
134 :
135 : /* FLEXIO */
136 0 : #define IMX_CCM_FLEXIO_CLK 0x1700UL
137 0 : #define IMX_CCM_FLEXIO1_CLK 0x1700UL
138 0 : #define IMX_CCM_FLEXIO2_CLK 0x1701UL
139 :
140 : /* NETC */
141 0 : #define IMX_CCM_NETC_CLK 0x1800UL
142 :
143 : /* MIPI CSI2RX */
144 0 : #define IMX_CCM_MIPI_CSI2RX_ROOT_CLK 0x1900UL
145 0 : #define IMX_CCM_MIPI_CSI2RX_UI_CLK 0x2000UL
146 0 : #define IMX_CCM_MIPI_CSI2RX_ESC_CLK 0x2100UL
147 :
148 : /* I3C */
149 0 : #define IMX_CCM_I3C_CLK 0x2200UL
150 0 : #define IMX_CCM_I3C1_CLK 0x2200UL
151 0 : #define IMX_CCM_I3C2_CLK 0x2201UL
152 :
153 : /* LPIT */
154 0 : #define IMX_CCM_LPIT_CLK 0x2300UL
155 0 : #define IMX_CCM_LPIT1_CLK 0x2300UL
156 0 : #define IMX_CCM_LPIT2_CLK 0x2301UL
157 0 : #define IMX_CCM_LPIT3_CLK 0x2302UL
158 :
159 : /* KPP */
160 0 : #define IMX_CCM_KPP_CLK 0x2400UL
161 :
162 : /* QTMR */
163 0 : #define IMX_CCM_QTMR_CLK 0x6000UL
164 0 : #define IMX_CCM_QTMR1_CLK 0x6000UL
165 0 : #define IMX_CCM_QTMR2_CLK 0x6001UL
166 0 : #define IMX_CCM_QTMR3_CLK 0x6002UL
167 0 : #define IMX_CCM_QTMR4_CLK 0x6003UL
168 :
169 : #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_IMX_CCM_REV2_H_ */
|
