Line data    Source code

       1            0 : /*
       2              :  * SPDX-License-Identifier: Apache-2.0
       3              :  *
       4              :  * Copyright (C) 2021, Intel Corporation
       5              :  *
       6              :  */
       7              : 
       8              : #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_INTEL_SOCFPGA_CLOCK_H_
       9              : #define ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_INTEL_SOCFPGA_CLOCK_H_
      10              : 
      11            0 : #define INTEL_SOCFPGA_CLOCK_MPU        0
      12            0 : #define INTEL_SOCFPGA_CLOCK_WDT        1
      13            0 : #define INTEL_SOCFPGA_CLOCK_UART       2
      14            0 : #define INTEL_SOCFPGA_CLOCK_MMC        3
      15            0 : #define INTEL_SOCFPGA_CLOCK_TIMER      4
      16            0 : #define INTEL_SOCFPGA_CLOCK_QSPI       5
      17            0 : #define INTEL_SOCFPGA_CLOCK_I2C        6
      18            0 : #define INTEL_SOCFPGA_CLOCK_I3C        7
      19              : 
      20              : #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_INTEL_SOCFPGA_CLOCK_H_ */