Line data Source code
1 0 : /*
2 : * Copyright (c) 2025 Renesas Electronics Corporation
3 : *
4 : * SPDX-License-Identifier: Apache-2.0
5 : */
6 :
7 : #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_RENESAS_RZA2M_CLOCK_H_
8 : #define ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_RENESAS_RZA2M_CLOCK_H_
9 :
10 0 : #define RZA2M_MODULE_CORESIGHT 1UL
11 0 : #define RZA2M_MODULE_OSTM0 2UL
12 0 : #define RZA2M_MODULE_OSTM1 3UL
13 0 : #define RZA2M_MODULE_OSTM2 4UL
14 0 : #define RZA2M_MODULE_MTU3 5UL
15 0 : #define RZA2M_MODULE_CANFD 6UL
16 0 : #define RZA2M_MODULE_ADC 7UL
17 0 : #define RZA2M_MODULE_GPT 8UL
18 0 : #define RZA2M_MODULE_SCIFA0 9UL
19 0 : #define RZA2M_MODULE_SCIFA1 10UL
20 0 : #define RZA2M_MODULE_SCIFA2 11UL
21 0 : #define RZA2M_MODULE_SCIFA3 12UL
22 0 : #define RZA2M_MODULE_SCIFA4 13UL
23 0 : #define RZA2M_MODULE_SCI0 14UL
24 0 : #define RZA2M_MODULE_SCI1 15UL
25 0 : #define RZA2M_MODULE_IrDA 16UL
26 0 : #define RZA2M_MODULE_CEU 17UL
27 0 : #define RZA2M_MODULE_RTC0 18UL
28 0 : #define RZA2M_MODULE_RTC1 19UL
29 0 : #define RZA2M_MODULE_JCU 20UL
30 0 : #define RZA2M_MODULE_VIN 21UL
31 0 : #define RZA2M_MODULE_ETHER 22UL
32 0 : #define RZA2M_MODULE_USB0 23UL
33 0 : #define RZA2M_MODULE_USB1 24UL
34 0 : #define RZA2M_MODULE_IMR2 25UL
35 0 : #define RZA2M_MODULE_DRW 26UL
36 0 : #define RZA2M_MODULE_MIPI 27UL
37 0 : #define RZA2M_MODULE_SSIF0 28UL
38 0 : #define RZA2M_MODULE_SSIF1 29UL
39 0 : #define RZA2M_MODULE_SSIF2 30UL
40 0 : #define RZA2M_MODULE_SSIF3 31UL
41 0 : #define RZA2M_MODULE_I2C0 32UL
42 0 : #define RZA2M_MODULE_I2C1 33UL
43 0 : #define RZA2M_MODULE_I2C2 34UL
44 0 : #define RZA2M_MODULE_I2C3 35UL
45 0 : #define RZA2M_MODULE_SPIBSC 36UL
46 0 : #define RZA2M_MODULE_VDC6 37UL
47 0 : #define RZA2M_MODULE_RSPI0 38UL
48 0 : #define RZA2M_MODULE_RSPI1 39UL
49 0 : #define RZA2M_MODULE_RSPI2 40UL
50 0 : #define RZA2M_MODULE_HYPERBUS 41UL
51 0 : #define RZA2M_MODULE_OCTAMEM 42UL
52 0 : #define RZA2M_MODULE_RSPDIF 43UL
53 0 : #define RZA2M_MODULE_DRP 44UL
54 0 : #define RZA2M_MODULE_TSIP 45UL
55 0 : #define RZA2M_MODULE_NAND 46UL
56 0 : #define RZA2M_MODULE_SDMMC0 47UL
57 0 : #define RZA2M_MODULE_SDMMC1 48UL
58 :
59 : /** RZ/A2M clock configuration values */
60 1 : #define RZA2M_MODULE_SHIFT 8UL
61 0 : #define RZA2M_CLOCK_SRC_SHIFT 0UL
62 :
63 0 : #define RZA2M_CLK_EXTAL 0UL
64 0 : #define RZA2M_CLK_I 1UL
65 0 : #define RZA2M_CLK_G 2UL
66 0 : #define RZA2M_CLK_B 3UL
67 0 : #define RZA2M_CLK_P1 4UL
68 0 : #define RZA2M_CLK_P1C 4UL
69 0 : #define RZA2M_CLK_P0 5UL
70 :
71 0 : #define RZA2M_CLOCK(module, clk) \
72 : (((module) << RZA2M_MODULE_SHIFT) | ((clk) << RZA2M_CLOCK_SRC_SHIFT))
73 :
74 : /*
75 : * Example: RZA2M_CLOCK(MODULE_SCIFA4, RZA2M_CLK_P1C) // SCIFA4
76 : */
77 :
78 : #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_RENESAS_RZA2M_CLOCK_H_ */
|