Line data Source code
1 0 : /*
2 : * Copyright (c) 2025 Silicon Laboratories Inc.
3 : *
4 : * SPDX-License-Identifier: Apache-2.0
5 : *
6 : * This file was generated by the script gen_acmp.py in the hal_silabs module.
7 : * Do not manually edit.
8 : */
9 :
10 : #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_COMPARATOR_SILABS_ACMP_H_
11 : #define ZEPHYR_INCLUDE_DT_BINDINGS_COMPARATOR_SILABS_ACMP_H_
12 :
13 : /* ACMP Input Aliases */
14 0 : #define ACMP_INPUT_VDACOUT0 ACMP_INPUT_VDAC0OUT0
15 0 : #define ACMP_INPUT_VDACOUT1 ACMP_INPUT_VDAC0OUT1
16 :
17 : /* ACMP Input Definitions */
18 0 : #define ACMP_INPUT_VSS 0x0
19 0 : #define ACMP_INPUT_VREFDIVAVDD 0x10
20 0 : #define ACMP_INPUT_VREFDIVAVDDLP 0x11
21 0 : #define ACMP_INPUT_VREFDIV1V25 0x12
22 0 : #define ACMP_INPUT_VREFDIV1V25LP 0x13
23 0 : #define ACMP_INPUT_VREFDIV2V5 0x14
24 0 : #define ACMP_INPUT_VREFDIV2V5LP 0x15
25 0 : #define ACMP_INPUT_VSENSE01DIV4 0x20
26 0 : #define ACMP_INPUT_VSENSE01DIV4LP 0x21
27 0 : #define ACMP_INPUT_VSENSE11DIV4 0x22
28 0 : #define ACMP_INPUT_VSENSE11DIV4LP 0x23
29 0 : #define ACMP_INPUT_CAPSENSE 0x30
30 0 : #define ACMP_INPUT_VDAC0OUT0 0x40
31 0 : #define ACMP_INPUT_VDAC0OUT1 0x41
32 0 : #define ACMP_INPUT_VDAC1OUT0 0x42
33 0 : #define ACMP_INPUT_VDAC1OUT1 0x43
34 0 : #define ACMP_INPUT_EXTPA 0x50
35 0 : #define ACMP_INPUT_EXTPB 0x51
36 0 : #define ACMP_INPUT_EXTPC 0x52
37 0 : #define ACMP_INPUT_EXTPD 0x53
38 0 : #define ACMP_INPUT_PA0 0x80
39 0 : #define ACMP_INPUT_PA1 0x81
40 0 : #define ACMP_INPUT_PA2 0x82
41 0 : #define ACMP_INPUT_PA3 0x83
42 0 : #define ACMP_INPUT_PA4 0x84
43 0 : #define ACMP_INPUT_PA5 0x85
44 0 : #define ACMP_INPUT_PA6 0x86
45 0 : #define ACMP_INPUT_PA7 0x87
46 0 : #define ACMP_INPUT_PA8 0x88
47 0 : #define ACMP_INPUT_PA9 0x89
48 0 : #define ACMP_INPUT_PA10 0x8a
49 0 : #define ACMP_INPUT_PA11 0x8b
50 0 : #define ACMP_INPUT_PA12 0x8c
51 0 : #define ACMP_INPUT_PA13 0x8d
52 0 : #define ACMP_INPUT_PA14 0x8e
53 0 : #define ACMP_INPUT_PA15 0x8f
54 0 : #define ACMP_INPUT_PB0 0x90
55 0 : #define ACMP_INPUT_PB1 0x91
56 0 : #define ACMP_INPUT_PB2 0x92
57 0 : #define ACMP_INPUT_PB3 0x93
58 0 : #define ACMP_INPUT_PB4 0x94
59 0 : #define ACMP_INPUT_PB5 0x95
60 0 : #define ACMP_INPUT_PB6 0x96
61 0 : #define ACMP_INPUT_PB7 0x97
62 0 : #define ACMP_INPUT_PB8 0x98
63 0 : #define ACMP_INPUT_PB9 0x99
64 0 : #define ACMP_INPUT_PB10 0x9a
65 0 : #define ACMP_INPUT_PB11 0x9b
66 0 : #define ACMP_INPUT_PB12 0x9c
67 0 : #define ACMP_INPUT_PB13 0x9d
68 0 : #define ACMP_INPUT_PB14 0x9e
69 0 : #define ACMP_INPUT_PB15 0x9f
70 0 : #define ACMP_INPUT_PC0 0xa0
71 0 : #define ACMP_INPUT_PC1 0xa1
72 0 : #define ACMP_INPUT_PC2 0xa2
73 0 : #define ACMP_INPUT_PC3 0xa3
74 0 : #define ACMP_INPUT_PC4 0xa4
75 0 : #define ACMP_INPUT_PC5 0xa5
76 0 : #define ACMP_INPUT_PC6 0xa6
77 0 : #define ACMP_INPUT_PC7 0xa7
78 0 : #define ACMP_INPUT_PC8 0xa8
79 0 : #define ACMP_INPUT_PC9 0xa9
80 0 : #define ACMP_INPUT_PC10 0xaa
81 0 : #define ACMP_INPUT_PC11 0xab
82 0 : #define ACMP_INPUT_PC12 0xac
83 0 : #define ACMP_INPUT_PC13 0xad
84 0 : #define ACMP_INPUT_PC14 0xae
85 0 : #define ACMP_INPUT_PC15 0xaf
86 0 : #define ACMP_INPUT_PD0 0xb0
87 0 : #define ACMP_INPUT_PD1 0xb1
88 0 : #define ACMP_INPUT_PD2 0xb2
89 0 : #define ACMP_INPUT_PD3 0xb3
90 0 : #define ACMP_INPUT_PD4 0xb4
91 0 : #define ACMP_INPUT_PD5 0xb5
92 0 : #define ACMP_INPUT_PD6 0xb6
93 0 : #define ACMP_INPUT_PD7 0xb7
94 0 : #define ACMP_INPUT_PD8 0xb8
95 0 : #define ACMP_INPUT_PD9 0xb9
96 0 : #define ACMP_INPUT_PD10 0xba
97 0 : #define ACMP_INPUT_PD11 0xbb
98 0 : #define ACMP_INPUT_PD12 0xbc
99 0 : #define ACMP_INPUT_PD13 0xbd
100 0 : #define ACMP_INPUT_PD14 0xbe
101 0 : #define ACMP_INPUT_PD15 0xbf
102 :
103 : #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_COMPARATOR_SILABS_ACMP_H_ */
|
