Line data    Source code

       1            0 : /*
       2              :  * Copyright (c) 2025 Core Devices LLC
       3              :  * SPDX-License-Identifier: Apache-2.0
       4              :  */
       5              : 
       6              : #ifndef INCLUDE_ZEPHYR_DT_BINDINGS_DMA_SF32LB52X_DMA_H_
       7              : #define INCLUDE_ZEPHYR_DT_BINDINGS_DMA_SF32LB52X_DMA_H_
       8              : 
       9              : #include "sf32lb-dma-config.h"
      10              : 
      11            0 : #define SF32LB52X_DMA_REQ_MPI1              0U
      12            0 : #define SF32LB52X_DMA_REQ_MPI2              1U
      13            0 : #define SF32LB52X_DMA_REQ_I2C4              3U
      14            0 : #define SF32LB52X_DMA_REQ_USART1_TX         4U
      15            0 : #define SF32LB52X_DMA_REQ_USART1_RX         5U
      16            0 : #define SF32LB52X_DMA_REQ_USART2_TX         6U
      17            0 : #define SF32LB52X_DMA_REQ_USART2_RX         7U
      18            0 : #define SF32LB52X_DMA_REQ_GPTIM1_UPDATE     8U
      19            0 : #define SF32LB52X_DMA_REQ_GPTIM1_TRIGGER    9U
      20            0 : #define SF32LB52X_DMA_REQ_GPTIM1_CC1        10U
      21            0 : #define SF32LB52X_DMA_REQ_GPTIM1_CC2        11U
      22            0 : #define SF32LB52X_DMA_REQ_GPTIM1_CC3        12U
      23            0 : #define SF32LB52X_DMA_REQ_GPTIM1_CC4        13U
      24            0 : #define SF32LB52X_DMA_REQ_BTIM1             14U
      25            0 : #define SF32LB52X_DMA_REQ_BTIM2             15U
      26            0 : #define SF32LB52X_DMA_REQ_ATIM1_UPDATE      16U
      27            0 : #define SF32LB52X_DMA_REQ_ATIM1_TRIGGER     17U
      28            0 : #define SF32LB52X_DMA_REQ_ATIM1_CC1         18U
      29            0 : #define SF32LB52X_DMA_REQ_ATIM1_CC2         19U
      30            0 : #define SF32LB52X_DMA_REQ_ATIM1_CC3         20U
      31            0 : #define SF32LB52X_DMA_REQ_ATIM1_CC4         21U
      32            0 : #define SF32LB52X_DMA_REQ_I2C1              22U
      33            0 : #define SF32LB52X_DMA_REQ_I2C2              23U
      34            0 : #define SF32LB52X_DMA_REQ_I2C3              24U
      35            0 : #define SF32LB52X_DMA_REQ_ATIM1_COM         25U
      36            0 : #define SF32LB52X_DMA_REQ_USART3_TX         26U
      37            0 : #define SF32LB52X_DMA_REQ_USART3_RX         27U
      38            0 : #define SF32LB52X_DMA_REQ_SPI1_TX           28U
      39            0 : #define SF32LB52X_DMA_REQ_SPI1_RX           29U
      40            0 : #define SF32LB52X_DMA_REQ_SPI2_TX           30U
      41            0 : #define SF32LB52X_DMA_REQ_SPI2_RX           31U
      42            0 : #define SF32LB52X_DMA_REQ_I2S1_TX           32U
      43            0 : #define SF32LB52X_DMA_REQ_I2S1_RX           33U
      44            0 : #define SF32LB52X_DMA_REQ_PDM1_L            36U
      45            0 : #define SF32LB52X_DMA_REQ_PDM1_R            37U
      46            0 : #define SF32LB52X_DMA_REQ_GPADC             38U
      47            0 : #define SF32LB52X_DMA_REQ_AUDADC_CH0        39U
      48            0 : #define SF32LB52X_DMA_REQ_AUDADC_CH1        40U
      49            0 : #define SF32LB52X_DMA_REQ_AUDAC_CH0         41U
      50            0 : #define SF32LB52X_DMA_REQ_AUDAC_CH1         42U
      51            0 : #define SF32LB52X_DMA_REQ_GPTIM2_UPDATE     43U
      52            0 : #define SF32LB52X_DMA_REQ_GPTIM2_TRIGGER    44U
      53            0 : #define SF32LB52X_DMA_REQ_GPTIM2_CC1        45U
      54            0 : #define SF32LB52X_DMA_REQ_AUDPRC_TX_OUT_CH1 46U
      55            0 : #define SF32LB52X_DMA_REQ_AUDPRC_TX_OUT_CH0 47U
      56            0 : #define SF32LB52X_DMA_REQ_AUDPRC_TX_CH3     48U
      57            0 : #define SF32LB52X_DMA_REQ_AUDPRC_TX_CH2     49U
      58            0 : #define SF32LB52X_DMA_REQ_AUDPRC_TX_CH1     50U
      59            0 : #define SF32LB52X_DMA_REQ_AUDPRC_TX_CH0     51U
      60            0 : #define SF32LB52X_DMA_REQ_AUDPRC_RX_CH1     52U
      61            0 : #define SF32LB52X_DMA_REQ_AUDPRC_RX_CH0     53U
      62            0 : #define SF32LB52X_DMA_REQ_GPTIM2_CC2        54U
      63            0 : #define SF32LB52X_DMA_REQ_GPTIM2_CC3        55U
      64            0 : #define SF32LB52X_DMA_REQ_GPTIM2_CC4        56U
      65            0 : #define SF32LB52X_DMA_REQ_SDMMC1            57U
      66              : 
      67              : #endif /* INCLUDE_ZEPHYR_DT_BINDINGS_DMA_SF32LB52X_DMA_H_ */