Line data Source code
1 0 : /* 2 : * Copyright (c) 2024 Espressif Systems (Shanghai) Co., Ltd. 3 : * 4 : * SPDX-License-Identifier: Apache-2.0 5 : */ 6 : 7 : #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_PINCTRL_ESP32C2_GPIO_SIGMAP_H_ 8 : #define ZEPHYR_INCLUDE_DT_BINDINGS_PINCTRL_ESP32C2_GPIO_SIGMAP_H_ 9 : 10 0 : #define ESP_NOSIG ESP_SIG_INVAL 11 : 12 0 : #define ESP_SPICLK_OUT_MUX ESP_SPICLK_OUT 13 0 : #define ESP_SPIQ_IN 0 14 0 : #define ESP_SPIQ_OUT 0 15 0 : #define ESP_SPID_IN 1 16 0 : #define ESP_SPID_OUT 1 17 0 : #define ESP_SPIHD_IN 2 18 0 : #define ESP_SPIHD_OUT 2 19 0 : #define ESP_SPIWP_IN 3 20 0 : #define ESP_SPIWP_OUT 3 21 0 : #define ESP_SPICLK_OUT 4 22 0 : #define ESP_SPICS0_OUT 5 23 0 : #define ESP_U0RXD_IN 6 24 0 : #define ESP_U0TXD_OUT 6 25 0 : #define ESP_U0CTS_IN 7 26 0 : #define ESP_U0RTS_OUT 7 27 0 : #define ESP_U0DSR_IN 8 28 0 : #define ESP_U0DTR_OUT 8 29 0 : #define ESP_U1RXD_IN 9 30 0 : #define ESP_U1TXD_OUT 9 31 0 : #define ESP_U1CTS_IN 10 32 0 : #define ESP_U1RTS_OUT 10 33 0 : #define ESP_U1DSR_IN 11 34 0 : #define ESP_U1DTR_OUT 11 35 0 : #define ESP_SPIQ_MONITOR 15 36 0 : #define ESP_SPID_MONITOR 16 37 0 : #define ESP_SPIHD_MONITOR 17 38 0 : #define ESP_SPIWP_MONITOR 18 39 0 : #define ESP_SPICS1_OUT 19 40 0 : #define ESP_CPU_TESTBUS0 20 41 0 : #define ESP_CPU_TESTBUS1 21 42 0 : #define ESP_CPU_TESTBUS2 22 43 0 : #define ESP_CPU_TESTBUS3 23 44 0 : #define ESP_CPU_TESTBUS4 24 45 0 : #define ESP_CPU_TESTBUS5 25 46 0 : #define ESP_CPU_TESTBUS6 26 47 0 : #define ESP_CPU_TESTBUS7 27 48 0 : #define ESP_CPU_GPIO_IN0 28 49 0 : #define ESP_CPU_GPIO_OUT0 28 50 0 : #define ESP_CPU_GPIO_IN1 29 51 0 : #define ESP_CPU_GPIO_OUT1 29 52 0 : #define ESP_CPU_GPIO_IN2 30 53 0 : #define ESP_CPU_GPIO_OUT2 30 54 0 : #define ESP_CPU_GPIO_IN3 31 55 0 : #define ESP_CPU_GPIO_OUT3 31 56 0 : #define ESP_CPU_GPIO_IN4 32 57 0 : #define ESP_CPU_GPIO_OUT4 32 58 0 : #define ESP_CPU_GPIO_IN5 33 59 0 : #define ESP_CPU_GPIO_OUT5 33 60 0 : #define ESP_CPU_GPIO_IN6 34 61 0 : #define ESP_CPU_GPIO_OUT6 34 62 0 : #define ESP_CPU_GPIO_IN7 35 63 0 : #define ESP_CPU_GPIO_OUT7 35 64 0 : #define ESP_EXT_ADC_START 45 65 0 : #define ESP_LEDC_LS_SIG_OUT0 45 66 0 : #define ESP_LEDC_LS_SIG_OUT1 46 67 0 : #define ESP_LEDC_LS_SIG_OUT2 47 68 0 : #define ESP_LEDC_LS_SIG_OUT3 48 69 0 : #define ESP_LEDC_LS_SIG_OUT4 49 70 0 : #define ESP_LEDC_LS_SIG_OUT5 50 71 0 : #define ESP_RMT_SIG_IN0 51 72 0 : #define ESP_RMT_SIG_OUT0 51 73 0 : #define ESP_RMT_SIG_IN1 52 74 0 : #define ESP_RMT_SIG_OUT1 52 75 0 : #define ESP_I2CEXT0_SCL_IN 53 76 0 : #define ESP_I2CEXT0_SCL_OUT 53 77 0 : #define ESP_I2CEXT0_SDA_IN 54 78 0 : #define ESP_I2CEXT0_SDA_OUT 54 79 0 : #define ESP_FSPICLK_IN 63 80 0 : #define ESP_FSPICLK_OUT 63 81 0 : #define ESP_FSPIQ_IN 64 82 0 : #define ESP_FSPIQ_OUT 64 83 0 : #define ESP_FSPID_IN 65 84 0 : #define ESP_FSPID_OUT 65 85 0 : #define ESP_FSPIHD_IN 66 86 0 : #define ESP_FSPIHD_OUT 66 87 0 : #define ESP_FSPIWP_IN 67 88 0 : #define ESP_FSPIWP_OUT 67 89 0 : #define ESP_FSPICS0_IN 68 90 0 : #define ESP_FSPICS0_OUT 68 91 0 : #define ESP_FSPICS1_OUT 69 92 0 : #define ESP_FSPICS2_OUT 70 93 0 : #define ESP_FSPICS3_OUT 71 94 0 : #define ESP_FSPICS4_OUT 72 95 0 : #define ESP_FSPICS5_OUT 73 96 0 : #define ESP_EXTERN_PRIORITY_I 77 97 0 : #define ESP_EXTERN_PRIORITY_O 77 98 0 : #define ESP_EXTERN_ACTIVE_I 78 99 0 : #define ESP_EXTERN_ACTIVE_O 78 100 0 : #define ESP_GPIO_EVENT_MATRIX_IN0 79 101 0 : #define ESP_GPIO_TASK_MATRIX_OUT0 79 102 0 : #define ESP_GPIO_EVENT_MATRIX_IN1 80 103 0 : #define ESP_GPIO_TASK_MATRIX_OUT1 80 104 0 : #define ESP_GPIO_EVENT_MATRIX_IN2 81 105 0 : #define ESP_GPIO_TASK_MATRIX_OUT2 81 106 0 : #define ESP_GPIO_EVENT_MATRIX_IN3 82 107 0 : #define ESP_GPIO_TASK_MATRIX_OUT3 82 108 0 : #define ESP_BB_DIAG8_OUT 83 109 0 : #define ESP_BB_DIAG9_OUT 84 110 0 : #define ESP_BB_DIAG10_OUT 85 111 0 : #define ESP_BB_DIAG11_OUT 86 112 0 : #define ESP_BB_DIAG12_OUT 87 113 0 : #define ESP_BB_DIAG13_OUT 88 114 0 : #define ESP_ANT_SEL0 89 115 0 : #define ESP_ANT_SEL1 90 116 0 : #define ESP_ANT_SEL2 91 117 0 : #define ESP_ANT_SEL3 92 118 0 : #define ESP_ANT_SEL4 93 119 0 : #define ESP_ANT_SEL5 94 120 0 : #define ESP_ANT_SEL6 95 121 0 : #define ESP_ANT_SEL7 96 122 0 : #define ESP_SIG_IN_FUNC_97 97 123 0 : #define ESP_SIG_IN_FUNC97 97 124 0 : #define ESP_SIG_IN_FUNC_98 98 125 0 : #define ESP_SIG_IN_FUNC98 98 126 0 : #define ESP_SIG_IN_FUNC_99 99 127 0 : #define ESP_SIG_IN_FUNC99 99 128 0 : #define ESP_SIG_IN_FUNC_100 100 129 0 : #define ESP_SIG_IN_FUNC100 100 130 0 : #define ESP_BLE_DBG_SYNCERR 101 131 0 : #define ESP_BLE_DBG_SYNC_FOUND 102 132 0 : #define ESP_BLE_DBG_CH_IDX 103 133 0 : #define ESP_BLE_DBG_SYNC_WINDOW 104 134 0 : #define ESP_BLE_DBG_DATA_EN 105 135 0 : #define ESP_BLE_DBG_DATA 106 136 0 : #define ESP_BLE_DBG_PKT_TX_ON 107 137 0 : #define ESP_BLE_DBG_PKT_RX_ON 108 138 0 : #define ESP_BLE_DBG_TXRU_ON 109 139 0 : #define ESP_BLE_DBG_RXRU_ON 110 140 0 : #define ESP_BLE_DBG_LELC_ST0 111 141 0 : #define ESP_BLE_DBG_LELC_ST1 112 142 0 : #define ESP_BLE_DBG_LELC_ST2 113 143 0 : #define ESP_BLE_DBG_LELC_ST3 114 144 0 : #define ESP_BLE_DBG_CRCOK 115 145 0 : #define ESP_BLE_DBG_CLK_GPIO 116 146 0 : #define ESP_BLE_DBG_RADIO_START 117 147 0 : #define ESP_BLE_DBG_SEQUENCE_ON 118 148 0 : #define ESP_BLE_DBG_COEX_BT_ON 119 149 0 : #define ESP_BLE_DBG_COEX_WIFI_ON 120 150 0 : #define ESP_CLK_OUT_OUT1 123 151 0 : #define ESP_CLK_OUT_OUT2 124 152 0 : #define ESP_CLK_OUT_OUT3 125 153 0 : #define ESP_SIG_GPIO_OUT 128 154 0 : #define ESP_GPIO_MAP_DATE 0x2106190 155 : 156 : #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_PINCTRL_ESP32C2_GPIO_SIGMAP_H_ */
