Line data Source code
1 0 : /*
2 : * Copyright (c) 2025 Espressif Systems (Shanghai) Co., Ltd.
3 : *
4 : * SPDX-License-Identifier: Apache-2.0
5 : */
6 :
7 : #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_PINCTRL_ESP32H2_GPIO_SIGMAP_H_
8 : #define ZEPHYR_INCLUDE_DT_BINDINGS_PINCTRL_ESP32H2_GPIO_SIGMAP_H_
9 :
10 0 : #define ESP_NOSIG ESP_SIG_INVAL
11 :
12 0 : #define ESP_EXT_ADC_START 0
13 0 : #define ESP_LEDC_LS_SIG_OUT0 0
14 0 : #define ESP_MODEM_DIAG0 0
15 0 : #define ESP_LEDC_LS_SIG_OUT1 1
16 0 : #define ESP_MODEM_DIAG1 1
17 0 : #define ESP_LEDC_LS_SIG_OUT2 2
18 0 : #define ESP_MODEM_DIAG2 2
19 0 : #define ESP_LEDC_LS_SIG_OUT3 3
20 0 : #define ESP_MODEM_DIAG3 3
21 0 : #define ESP_LEDC_LS_SIG_OUT4 4
22 0 : #define ESP_MODEM_DIAG4 4
23 0 : #define ESP_LEDC_LS_SIG_OUT5 5
24 0 : #define ESP_MODEM_DIAG5 5
25 0 : #define ESP_U0RXD_IN 6
26 0 : #define ESP_U0TXD_OUT 6
27 0 : #define ESP_U0CTS_IN 7
28 0 : #define ESP_U0RTS_OUT 7
29 0 : #define ESP_U0DSR_IN 8
30 0 : #define ESP_U0DTR_OUT 8
31 0 : #define ESP_U1RXD_IN 9
32 0 : #define ESP_U1TXD_OUT 9
33 0 : #define ESP_U1CTS_IN 10
34 0 : #define ESP_U1RTS_OUT 10
35 0 : #define ESP_MODEM_DIAG6 10
36 0 : #define ESP_U1DSR_IN 11
37 0 : #define ESP_U1DTR_OUT 11
38 0 : #define ESP_I2S_MCLK_IN 12
39 0 : #define ESP_I2S_MCLK_OUT 12
40 0 : #define ESP_I2SO_BCK_IN 13
41 0 : #define ESP_I2SO_BCK_OUT 13
42 0 : #define ESP_I2SO_WS_IN 14
43 0 : #define ESP_I2SO_WS_OUT 14
44 0 : #define ESP_I2SI_SD_IN 15
45 0 : #define ESP_I2SO_SD_OUT 15
46 0 : #define ESP_I2SI_BCK_IN 16
47 0 : #define ESP_I2SI_BCK_OUT 16
48 0 : #define ESP_I2SI_WS_IN 17
49 0 : #define ESP_I2SI_WS_OUT 17
50 0 : #define ESP_I2SO_SD1_OUT 18
51 0 : #define ESP_USB_JTAG_TDO_BRIDGE 19
52 0 : #define ESP_USB_JTAG_TRST 19
53 0 : #define ESP_CPU_TESTBUS0 20
54 0 : #define ESP_CPU_TESTBUS1 21
55 0 : #define ESP_CPU_TESTBUS2 22
56 0 : #define ESP_CPU_TESTBUS3 23
57 0 : #define ESP_CPU_TESTBUS4 24
58 0 : #define ESP_CPU_TESTBUS5 25
59 0 : #define ESP_CPU_TESTBUS6 26
60 0 : #define ESP_CPU_TESTBUS7 27
61 0 : #define ESP_CPU_GPIO_IN0 28
62 0 : #define ESP_CPU_GPIO_OUT0 28
63 0 : #define ESP_CPU_GPIO_IN1 29
64 0 : #define ESP_CPU_GPIO_OUT1 29
65 0 : #define ESP_CPU_GPIO_IN2 30
66 0 : #define ESP_CPU_GPIO_OUT2 30
67 0 : #define ESP_CPU_GPIO_IN3 31
68 0 : #define ESP_CPU_GPIO_OUT3 31
69 0 : #define ESP_CPU_GPIO_IN4 32
70 0 : #define ESP_CPU_GPIO_OUT4 32
71 0 : #define ESP_CPU_GPIO_IN5 33
72 0 : #define ESP_CPU_GPIO_OUT5 33
73 0 : #define ESP_CPU_GPIO_IN6 34
74 0 : #define ESP_CPU_GPIO_OUT6 34
75 0 : #define ESP_CPU_GPIO_IN7 35
76 0 : #define ESP_CPU_GPIO_OUT7 35
77 0 : #define ESP_USB_JTAG_TCK 36
78 0 : #define ESP_USB_JTAG_TMS 37
79 0 : #define ESP_USB_JTAG_TDI 38
80 0 : #define ESP_USB_JTAG_TDO 39
81 0 : #define ESP_USB_EXTPHY_VP 40
82 0 : #define ESP_USB_EXTPHY_OEN 40
83 0 : #define ESP_USB_EXTPHY_VM 41
84 0 : #define ESP_USB_EXTPHY_SPEED 41
85 0 : #define ESP_USB_EXTPHY_RCV 42
86 0 : #define ESP_USB_EXTPHY_VPO 42
87 0 : #define ESP_USB_EXTPHY_VMO 43
88 0 : #define ESP_USB_EXTPHY_SUSPND 44
89 0 : #define ESP_I2CEXT0_SCL_IN 45
90 0 : #define ESP_I2CEXT0_SCL_OUT 45
91 0 : #define ESP_I2CEXT0_SDA_IN 46
92 0 : #define ESP_I2CEXT0_SDA_OUT 46
93 0 : #define ESP_PARL_RX_DATA0 47
94 0 : #define ESP_PARL_TX_DATA0 47
95 0 : #define ESP_PARL_RX_DATA1 48
96 0 : #define ESP_PARL_TX_DATA1 48
97 0 : #define ESP_PARL_RX_DATA2 49
98 0 : #define ESP_PARL_TX_DATA2 49
99 0 : #define ESP_PARL_RX_DATA3 50
100 0 : #define ESP_PARL_TX_DATA3 50
101 0 : #define ESP_PARL_RX_DATA4 51
102 0 : #define ESP_PARL_TX_DATA4 51
103 0 : #define ESP_PARL_RX_DATA5 52
104 0 : #define ESP_PARL_TX_DATA5 52
105 0 : #define ESP_PARL_RX_DATA6 53
106 0 : #define ESP_PARL_TX_DATA6 53
107 0 : #define ESP_PARL_RX_DATA7 54
108 0 : #define ESP_PARL_TX_DATA7 54
109 0 : #define ESP_I2CEXT1_SCL_IN 55
110 0 : #define ESP_I2CEXT1_SCL_OUT 55
111 0 : #define ESP_I2CEXT1_SDA_IN 56
112 0 : #define ESP_I2CEXT1_SDA_OUT 56
113 0 : #define ESP_CTE_ANT0 57
114 0 : #define ESP_CTE_ANT1 58
115 0 : #define ESP_CTE_ANT2 59
116 0 : #define ESP_CTE_ANT3 60
117 0 : #define ESP_CTE_ANT4 61
118 0 : #define ESP_CTE_ANT5 62
119 0 : #define ESP_FSPICLK_IN 63
120 0 : #define ESP_FSPICLK_OUT 63
121 0 : #define ESP_FSPIQ_IN 64
122 0 : #define ESP_FSPIQ_OUT 64
123 0 : #define ESP_FSPID_IN 65
124 0 : #define ESP_FSPID_OUT 65
125 0 : #define ESP_FSPIHD_IN 66
126 0 : #define ESP_FSPIHD_OUT 66
127 0 : #define ESP_FSPIWP_IN 67
128 0 : #define ESP_FSPIWP_OUT 67
129 0 : #define ESP_FSPICS0_IN 68
130 0 : #define ESP_FSPICS0_OUT 68
131 0 : #define ESP_MODEM_DIAG7 68
132 0 : #define ESP_PARL_RX_CLK_IN 69
133 0 : #define ESP_PARL_RX_CLK_OUT 69
134 0 : #define ESP_PARL_TX_CLK_IN 70
135 0 : #define ESP_PARL_TX_CLK_OUT 70
136 0 : #define ESP_RMT_SIG_IN0 71
137 0 : #define ESP_RMT_SIG_OUT0 71
138 0 : #define ESP_MODEM_DIAG8 71
139 0 : #define ESP_RMT_SIG_IN1 72
140 0 : #define ESP_RMT_SIG_OUT1 72
141 0 : #define ESP_MODEM_DIAG9 72
142 0 : #define ESP_TWAI_RX 73
143 0 : #define ESP_TWAI_TX 73
144 0 : #define ESP_MODEM_DIAG10 73
145 0 : #define ESP_TWAI_BUS_OFF_ON 74
146 0 : #define ESP_MODEM_DIAG11 74
147 0 : #define ESP_TWAI_CLKOUT 75
148 0 : #define ESP_MODEM_DIAG12 75
149 0 : #define ESP_TWAI_STANDBY 76
150 0 : #define ESP_MODEM_DIAG13 76
151 0 : #define ESP_CTE_ANT6 77
152 0 : #define ESP_CTE_ANT7 78
153 0 : #define ESP_CTE_ANT8 79
154 0 : #define ESP_CTE_ANT9 80
155 0 : #define ESP_EXTERN_PRIORITY_I 81
156 0 : #define ESP_EXTERN_PRIORITY_O 81
157 0 : #define ESP_EXTERN_ACTIVE_I 82
158 0 : #define ESP_EXTERN_ACTIVE_O 82
159 0 : #define ESP_GPIO_SD0_OUT 83
160 0 : #define ESP_GPIO_SD1_OUT 84
161 0 : #define ESP_GPIO_SD2_OUT 85
162 0 : #define ESP_GPIO_SD3_OUT 86
163 0 : #define ESP_PWM0_SYNC0_IN 87
164 0 : #define ESP_PWM0_OUT0A 87
165 0 : #define ESP_MODEM_DIAG14 87
166 0 : #define ESP_PWM0_SYNC1_IN 88
167 0 : #define ESP_PWM0_OUT0B 88
168 0 : #define ESP_MODEM_DIAG15 88
169 0 : #define ESP_PWM0_SYNC2_IN 89
170 0 : #define ESP_PWM0_OUT1A 89
171 0 : #define ESP_MODEM_DIAG16 89
172 0 : #define ESP_PWM0_F0_IN 90
173 0 : #define ESP_PWM0_OUT1B 90
174 0 : #define ESP_MODEM_DIAG17 90
175 0 : #define ESP_PWM0_F1_IN 91
176 0 : #define ESP_PWM0_OUT2A 91
177 0 : #define ESP_MODEM_DIAG18 91
178 0 : #define ESP_PWM0_F2_IN 92
179 0 : #define ESP_PWM0_OUT2B 92
180 0 : #define ESP_MODEM_DIAG19 92
181 0 : #define ESP_PWM0_CAP0_IN 93
182 0 : #define ESP_ANT_SEL0 93
183 0 : #define ESP_PWM0_CAP1_IN 94
184 0 : #define ESP_ANT_SEL1 94
185 0 : #define ESP_PWM0_CAP2_IN 95
186 0 : #define ESP_ANT_SEL2 95
187 0 : #define ESP_ANT_SEL3 96
188 0 : #define ESP_SIG_IN_FUNC_97 97
189 0 : #define ESP_SIG_IN_FUNC97 97
190 0 : #define ESP_SIG_IN_FUNC_98 98
191 0 : #define ESP_SIG_IN_FUNC98 98
192 0 : #define ESP_SIG_IN_FUNC_99 99
193 0 : #define ESP_SIG_IN_FUNC99 99
194 0 : #define ESP_SIG_IN_FUNC_100 100
195 0 : #define ESP_SIG_IN_FUNC100 100
196 0 : #define ESP_PCNT_SIG_CH0_IN0 101
197 0 : #define ESP_FSPICS1_OUT 101
198 0 : #define ESP_MODEM_DIAG20 101
199 0 : #define ESP_PCNT_SIG_CH1_IN0 102
200 0 : #define ESP_FSPICS2_OUT 102
201 0 : #define ESP_MODEM_DIAG21 102
202 0 : #define ESP_PCNT_CTRL_CH0_IN0 103
203 0 : #define ESP_FSPICS3_OUT 103
204 0 : #define ESP_MODEM_DIAG22 103
205 0 : #define ESP_PCNT_CTRL_CH1_IN0 104
206 0 : #define ESP_FSPICS4_OUT 104
207 0 : #define ESP_MODEM_DIAG23 104
208 0 : #define ESP_PCNT_SIG_CH0_IN1 105
209 0 : #define ESP_FSPICS5_OUT 105
210 0 : #define ESP_MODEM_DIAG24 105
211 0 : #define ESP_PCNT_SIG_CH1_IN1 106
212 0 : #define ESP_CTE_ANT10 106
213 0 : #define ESP_PCNT_CTRL_CH0_IN1 107
214 0 : #define ESP_CTE_ANT11 107
215 0 : #define ESP_PCNT_CTRL_CH1_IN1 108
216 0 : #define ESP_CTE_ANT12 108
217 0 : #define ESP_PCNT_SIG_CH0_IN2 109
218 0 : #define ESP_CTE_ANT13 109
219 0 : #define ESP_PCNT_SIG_CH1_IN2 110
220 0 : #define ESP_CTE_ANT14 110
221 0 : #define ESP_PCNT_CTRL_CH0_IN2 111
222 0 : #define ESP_CTE_ANT15 111
223 0 : #define ESP_PCNT_CTRL_CH1_IN2 112
224 0 : #define ESP_MODEM_DIAG25 112
225 0 : #define ESP_PCNT_SIG_CH0_IN3 113
226 0 : #define ESP_MODEM_DIAG26 113
227 0 : #define ESP_PCNT_SIG_CH1_IN3 114
228 0 : #define ESP_SPICLK_OUT 114
229 0 : #define ESP_PCNT_CTRL_CH0_IN3 115
230 0 : #define ESP_SPICS0_OUT 115
231 0 : #define ESP_MODEM_DIAG27 115
232 0 : #define ESP_PCNT_CTRL_CH1_IN3 116
233 0 : #define ESP_SPICS1_OUT 116
234 0 : #define ESP_MODEM_DIAG28 116
235 0 : #define ESP_GPIO_EVENT_MATRIX_IN0 117
236 0 : #define ESP_GPIO_TASK_MATRIX_OUT0 117
237 0 : #define ESP_GPIO_EVENT_MATRIX_IN1 118
238 0 : #define ESP_GPIO_TASK_MATRIX_OUT1 118
239 0 : #define ESP_GPIO_EVENT_MATRIX_IN2 119
240 0 : #define ESP_GPIO_TASK_MATRIX_OUT2 119
241 0 : #define ESP_GPIO_EVENT_MATRIX_IN3 120
242 0 : #define ESP_GPIO_TASK_MATRIX_OUT3 120
243 0 : #define ESP_SPIQ_IN 121
244 0 : #define ESP_SPIQ_OUT 121
245 0 : #define ESP_SPID_IN 122
246 0 : #define ESP_SPID_OUT 122
247 0 : #define ESP_SPIHD_IN 123
248 0 : #define ESP_SPIHD_OUT 123
249 0 : #define ESP_SPIWP_IN 124
250 0 : #define ESP_SPIWP_OUT 124
251 0 : #define ESP_CLK_OUT_OUT1 125
252 0 : #define ESP_MODEM_DIAG29 125
253 0 : #define ESP_CLK_OUT_OUT2 126
254 0 : #define ESP_MODEM_DIAG30 126
255 0 : #define ESP_CLK_OUT_OUT3 127
256 0 : #define ESP_MODEM_DIAG31 127
257 0 : #define ESP_SIG_GPIO_OUT 128
258 0 : #define ESP_GPIO_MAP_DATE 0x2201120
259 :
260 : #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_PINCTRL_ESP32H2_GPIO_SIGMAP_H_ */
|
