Line data Source code
1 0 : /*
2 : * Copyright (c) 2024 Renesas Electronics Corporation
3 : *
4 : * SPDX-License-Identifier: Apache-2.0
5 : */
6 :
7 : #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_PINCTRL_PINCTRL_RX_H_
8 : #define ZEPHYR_INCLUDE_DT_BINDINGS_PINCTRL_PINCTRL_RX_H_
9 :
10 0 : #define RX_PORT_NUM_POS 0
11 0 : #define RX_PORT_NUM_MASK 0x1f
12 :
13 0 : #define RX_PIN_NUM_POS 5
14 0 : #define RX_PIN_NUM_MASK 0xf
15 :
16 0 : #define RX_PSEL_MASK 0x1f
17 0 : #define RX_PSEL_POS 9
18 :
19 0 : #define RX_PSEL_RSCI 0xA
20 0 : #define RX_PSEL_RSCI_TXDB 0xC
21 0 : #define RX_PSEL_SCI_1 0xA
22 0 : #define RX_PSEL_SCI_5 0xA
23 0 : #define RX_PSEL_SCI_6 0xB
24 0 : #define RX_PSEL_SCI_12 0xC
25 0 : #define RX_PSEL_TMR 0x5
26 0 : #define RX_PSEL_POE 0x7
27 0 : #define RX_PSEL_ADC 0x0
28 0 : #define RX_PSEL_LVD 0x0
29 :
30 : /* P0nPFS */
31 0 : #define RX_PSEL_P0nPFS_HIZ 0x0
32 0 : #define RX_PSEL_P0nPFS_ADTRG0 0x1
33 :
34 : /* P1nPFS */
35 0 : #define RX_PSEL_P1nPFS_MTIOC0B 0x01
36 0 : #define RX_PSEL_P1nPFS_MTIOC3A 0x01
37 0 : #define RX_PSEL_P1nPFS_MTIOC3C 0x01
38 :
39 0 : #define RX_PSEL_P1nPFS_MTCLKA 0x02
40 0 : #define RX_PSEL_P1nPFS_MTCLKB 0x02
41 0 : #define RX_PSEL_P1nPFS_MTIOC3B 0x02
42 0 : #define RX_PSEL_P1nPFS_MTIOC3D 0x02
43 :
44 0 : #define RX_PSEL_P1nPFS_TMCI1 0x5
45 0 : #define RX_PSEL_P1nPFS_TMO1 0x5
46 0 : #define RX_PSEL_P1nPFS_TMCI2 0x5
47 0 : #define RX_PSEL_P1nPFS_TMO2 0x5
48 0 : #define RX_PSEL_P1nPFS_TMRI2 0x5
49 0 : #define RX_PSEL_P1nPFS_TMO3 0x5
50 :
51 0 : #define RX_PSEL_P1nPFS_RTCOUT 0x7
52 0 : #define RX_PSEL_P1nPFS_POE8 0x7
53 :
54 0 : #define RX_PSEL_P1nPFS_ADTRG0 0x9
55 :
56 0 : #define RX_PSEL_P1nPFS_RXD1 0xA
57 0 : #define RX_PSEL_P1nPFS_SMISO1 0xA
58 0 : #define RX_PSEL_P1nPFS_SSCL1 0xA
59 0 : #define RX_PSEL_P1nPFS_TXD1 0xA
60 0 : #define RX_PSEL_P1nPFS_SMOSI1 0xA
61 0 : #define RX_PSEL_P1nPFS_SSDA1 0xA
62 :
63 0 : #define RX_PSEL_P1nPFS_CTS1 0xB
64 0 : #define RX_PSEL_P1nPFS_RTS1 0xB
65 0 : #define RX_PSEL_P1nPFS_SS1 0xB
66 :
67 0 : #define RX_PSEL_P1nPFS_MOSIA 0xD
68 0 : #define RX_PSEL_P1nPFS_MISOA 0xD
69 :
70 0 : #define RX_PSEL_P1nPFS_SCL 0xF
71 0 : #define RX_PSEL_P1nPFS_SDA 0xF
72 :
73 0 : #define RX_PSEL_P1nPFS_TS5 0x19
74 0 : #define RX_PSEL_P1nPFS_TS6 0x19
75 :
76 : /* P2nPFS */
77 0 : #define RX_PSEL_P2nPFS_MTIOC1A 0x01
78 0 : #define RX_PSEL_P2nPFS_MTIOC1B 0x01
79 0 : #define RX_PSEL_P2nPFS_MTIOC2A 0x01
80 0 : #define RX_PSEL_P2nPFS_MTIOC2B 0x01
81 0 : #define RX_PSEL_P2nPFS_MTIOC3B 0x01
82 0 : #define RX_PSEL_P2nPFS_MTIOC3D 0x01
83 0 : #define RX_PSEL_P2nPFS_MTIOC4A 0x01
84 0 : #define RX_PSEL_P2nPFS_MTIOC4C 0x01
85 :
86 0 : #define RX_PSEL_P2nPFS_MTCLKA 0x02
87 0 : #define RX_PSEL_P2nPFS_MTCLKB 0x02
88 0 : #define RX_PSEL_P2nPFS_MTCLKC 0x02
89 0 : #define RX_PSEL_P2nPFS_MTCLKD 0x02
90 :
91 0 : #define RX_PSEL_P2nPFS_TMCI0 0x5
92 0 : #define RX_PSEL_P2nPFS_TMO0 0x5
93 0 : #define RX_PSEL_P2nPFS_TMRI0 0x5
94 0 : #define RX_PSEL_P2nPFS_TMO1 0x5
95 0 : #define RX_PSEL_P2nPFS_TMRI1 0x5
96 0 : #define RX_PSEL_P2nPFS_TMCI3 0x5
97 :
98 0 : #define RX_PSEL_P2nPFS_ADTRG0 0x9
99 :
100 0 : #define RX_PSEL_P2nPFS_RXD0 0xA
101 0 : #define RX_PSEL_P2nPFS_SMISO0 0xA
102 0 : #define RX_PSEL_P2nPFS_SSCL0 0xA
103 0 : #define RX_PSEL_P2nPFS_TXD0 0xA
104 0 : #define RX_PSEL_P2nPFS_SMOSI0 0xA
105 0 : #define RX_PSEL_P2nPFS_SSDA0 0xA
106 0 : #define RX_PSEL_P2nPFS_SCK0 0xA
107 0 : #define RX_PSEL_P2nPFS_TXD1 0xA
108 0 : #define RX_PSEL_P2nPFS_SMOSI1 0xA
109 0 : #define RX_PSEL_P2nPFS_SSDA1 0xA
110 0 : #define RX_PSEL_P2nPFS_SCK1 0xA
111 :
112 0 : #define RX_PSEL_P2nPFS_CTS0 0xB
113 0 : #define RX_PSEL_P2nPFS_RTS0 0xB
114 0 : #define RX_PSEL_P2nPFS_SS0 0xB
115 :
116 0 : #define RX_PSEL_P2nPFS_TS3 0x19
117 0 : #define RX_PSEL_P2nPFS_TS4 0x19
118 :
119 : /* P3nPFS */
120 0 : #define RX_PSEL_P3nPFS_MTIOC0A 0x01
121 0 : #define RX_PSEL_P3nPFS_MTIOC0C 0x01
122 0 : #define RX_PSEL_P3nPFS_MTIOC0D 0x01
123 0 : #define RX_PSEL_P3nPFS_MTIOC4B 0x01
124 0 : #define RX_PSEL_P3nPFS_MTIOC4D 0x01
125 :
126 0 : #define RX_PSEL_P3nPFS_TMCI2 0x5
127 0 : #define RX_PSEL_P3nPFS_TMO3 0x5
128 0 : #define RX_PSEL_P3nPFS_TMRI3 0x5
129 0 : #define RX_PSEL_P3nPFS_TMCI3 0x5
130 :
131 0 : #define RX_PSEL_P3nPFS_RTCOUT 0x7
132 0 : #define RX_PSEL_P3nPFS_POE2 0x7
133 0 : #define RX_PSEL_P3nPFS_POE3 0x7
134 0 : #define RX_PSEL_P3nPFS_POE8 0x7
135 :
136 0 : #define RX_PSEL_P3nPFS_RXD1 0xA
137 0 : #define RX_PSEL_P3nPFS_SMISO1 0xA
138 0 : #define RX_PSEL_P3nPFS_SSCL1 0xA
139 :
140 0 : #define RX_PSEL_P3nPFS_CTS1 0xB
141 0 : #define RX_PSEL_P3nPFS_RTS1 0xB
142 0 : #define RX_PSEL_P3nPFS_SS1 0xB
143 0 : #define RX_PSEL_P3nPFS_RXD6 0xB
144 0 : #define RX_PSEL_P3nPFS_SMISO6 0xB
145 0 : #define RX_PSEL_P3nPFS_SSCL6 0xB
146 0 : #define RX_PSEL_P3nPFS_TXD6 0xB
147 0 : #define RX_PSEL_P3nPFS_SMOSI6 0xB
148 0 : #define RX_PSEL_P3nPFS_SSDA6 0xB
149 0 : #define RX_PSEL_P3nPFS_SCK6 0xB
150 :
151 0 : #define RX_PSEL_P3nPFS_TS0 0x19
152 0 : #define RX_PSEL_P3nPFS_TS1 0x19
153 0 : #define RX_PSEL_P3nPFS_TS2 0x19
154 :
155 : /* P5nPFS */
156 0 : #define RX_PSEL_P5nPFS_MTIOC4B 0x01
157 0 : #define RX_PSEL_P5nPFS_MTIOC4D 0x01
158 :
159 0 : #define RX_PSEL_P5nPFS_TMCI1 0x5
160 0 : #define RX_PSEL_P5nPFS_TMO3 0x5
161 :
162 0 : #define RX_PSEL_P5nPFS_TS11 0x19
163 0 : #define RX_PSEL_P5nPFS_TS12 0x19
164 :
165 0 : #define RX_PSEL_P5nPFS_PMC0 0x19
166 0 : #define RX_PSEL_P5nPFS_PMC1 0x19
167 :
168 : /* PAnPFS */
169 0 : #define RX_PSEL_PAnPFS_MTIOC4A 0x01
170 0 : #define RX_PSEL_PAnPFS_MTIOC0B 0x01
171 0 : #define RX_PSEL_PAnPFS_MTIOC0D 0x01
172 0 : #define RX_PSEL_PAnPFS_MTIOC5U 0x01
173 0 : #define RX_PSEL_PAnPFS_MTIOC5V 0x01
174 :
175 0 : #define RX_PSEL_PAnPFS_MTCLKA 0x02
176 0 : #define RX_PSEL_PAnPFS_MTCLKB 0x02
177 0 : #define RX_PSEL_PAnPFS_MTCLKC 0x02
178 0 : #define RX_PSEL_PAnPFS_MTCLKD 0x02
179 :
180 0 : #define RX_PSEL_PAnPFS_TMRI0 0x5
181 0 : #define RX_PSEL_PAnPFS_TMCI3 0x5
182 :
183 0 : #define RX_PSEL_PAnPFS_POE2 0x7
184 0 : #define RX_PSEL_PAnPFS_CACREF 0x7
185 :
186 0 : #define RX_PSEL_PAnPFS_RXD5 0xA
187 0 : #define RX_PSEL_PAnPFS_SMISO5 0xA
188 0 : #define RX_PSEL_PAnPFS_SSCL5 0xA
189 0 : #define RX_PSEL_PAnPFS_TXD5 0xA
190 0 : #define RX_PSEL_PAnPFS_SMOSI5 0xA
191 0 : #define RX_PSEL_PAnPFS_SSDA5 0xA
192 0 : #define RX_PSEL_PAnPFS_SCK5 0xA
193 :
194 0 : #define RX_PSEL_PAnPFS_CTS5 0xB
195 0 : #define RX_PSEL_PAnPFS_RTS5 0xB
196 0 : #define RX_PSEL_PAnPFS_SS5 0xB
197 :
198 0 : #define RX_PSEL_PAnPFS_SSLA0 0xD
199 0 : #define RX_PSEL_PAnPFS_SSLA1 0xD
200 0 : #define RX_PSEL_PAnPFS_SSLA2 0xD
201 0 : #define RX_PSEL_PAnPFS_SSLA3 0xD
202 0 : #define RX_PSEL_PAnPFS_RSPCKA 0xD
203 0 : #define RX_PSEL_PAnPFS_MOSIA 0xD
204 0 : #define RX_PSEL_PAnPFS_MISOA 0xD
205 :
206 0 : #define RX_PSEL_PAnPFS_TS26 0x19
207 0 : #define RX_PSEL_PAnPFS_TS27 0x19
208 0 : #define RX_PSEL_PAnPFS_TS28 0x19
209 0 : #define RX_PSEL_PAnPFS_TS29 0x19
210 0 : #define RX_PSEL_PAnPFS_TS30 0x19
211 0 : #define RX_PSEL_PAnPFS_TS31 0x19
212 0 : #define RX_PSEL_PAnPFS_TS32 0x19
213 :
214 : /* PBnPFS */
215 0 : #define RX_PSEL_PBnPFS_MTIOC0A 0x01
216 0 : #define RX_PSEL_PBnPFS_MTIOC0C 0x01
217 0 : #define RX_PSEL_PBnPFS_MTIOC2A 0x01
218 0 : #define RX_PSEL_PBnPFS_MTIOC3B 0x01
219 0 : #define RX_PSEL_PBnPFS_MTIOC3D 0x01
220 0 : #define RX_PSEL_PBnPFS_MTIOC5W 0x01
221 :
222 0 : #define RX_PSEL_PBnPFS_MTIOC1B 0x02
223 0 : #define RX_PSEL_PBnPFS_MTIOC4A 0x02
224 0 : #define RX_PSEL_PBnPFS_MTIOC4C 0x02
225 :
226 0 : #define RX_PSEL_PBnPFS_TMO0 0x5
227 0 : #define RX_PSEL_PBnPFS_TMRI1 0x5
228 0 : #define RX_PSEL_PBnPFS_TMCI0 0x5
229 :
230 0 : #define RX_PSEL_PBnPFS_POE1 0x7
231 0 : #define RX_PSEL_PBnPFS_POE3 0x7
232 :
233 0 : #define RX_PSEL_PBnPFS_RXD9 0xA
234 0 : #define RX_PSEL_PBnPFS_SMISO9 0xA
235 0 : #define RX_PSEL_PBnPFS_SSCL9 0xA
236 0 : #define RX_PSEL_PBnPFS_TXD9 0xA
237 0 : #define RX_PSEL_PBnPFS_SMOSI9 0xA
238 0 : #define RX_PSEL_PBnPFS_SSDA9 0xA
239 0 : #define RX_PSEL_PBnPFS_SCK9 0xA
240 :
241 0 : #define RX_PSEL_PBnPFS_CTS6 0xB
242 0 : #define RX_PSEL_PBnPFS_RTS6 0xB
243 0 : #define RX_PSEL_PBnPFS_SS6 0xB
244 0 : #define RX_PSEL_PBnPFS_CTS9 0xB
245 0 : #define RX_PSEL_PBnPFS_RTS9 0xB
246 0 : #define RX_PSEL_PBnPFS_SS9 0xB
247 0 : #define RX_PSEL_PBnPFS_RXD6 0xB
248 0 : #define RX_PSEL_PBnPFS_SMISO6 0xB
249 0 : #define RX_PSEL_PBnPFS_SSCL6 0xB
250 0 : #define RX_PSEL_PBnPFS_TXD6 0xB
251 0 : #define RX_PSEL_PBnPFS_SMOSI6 0xB
252 0 : #define RX_PSEL_PBnPFS_SSDA6 0xB
253 0 : #define RX_PSEL_PBnPFS_SCK6 0xB
254 :
255 0 : #define RX_PSEL_PBnPFS_RSPCKA 0xD
256 :
257 0 : #define RX_PSEL_PBnPFS_CMPOB1 0x10
258 :
259 0 : #define RX_PSEL_PBnPFS_TS18 0x19
260 0 : #define RX_PSEL_PBnPFS_TS19 0x19
261 0 : #define RX_PSEL_PBnPFS_TS20 0x19
262 0 : #define RX_PSEL_PBnPFS_TS21 0x19
263 0 : #define RX_PSEL_PBnPFS_TS22 0x19
264 0 : #define RX_PSEL_PBnPFS_TS23 0x19
265 0 : #define RX_PSEL_PBnPFS_TS24 0x19
266 0 : #define RX_PSEL_PBnPFS_TS25 0x19
267 :
268 : /* PCnPFS */
269 0 : #define RX_PSEL_PCnPFS_MTIOC3A 0x01
270 0 : #define RX_PSEL_PCnPFS_MTIOC3B 0x01
271 0 : #define RX_PSEL_PCnPFS_MTIOC3C 0x01
272 0 : #define RX_PSEL_PCnPFS_MTIOC3D 0x01
273 0 : #define RX_PSEL_PCnPFS_MTIOC4B 0x01
274 0 : #define RX_PSEL_PCnPFS_MTIOC4D 0x01
275 :
276 0 : #define RX_PSEL_PCnPFS_MTCLKA 0x02
277 0 : #define RX_PSEL_PCnPFS_MTCLKB 0x02
278 0 : #define RX_PSEL_PCnPFS_MTCLKC 0x02
279 0 : #define RX_PSEL_PCnPFS_MTCLKD 0x02
280 :
281 0 : #define RX_PSEL_PCnPFS_TMCI1 0x5
282 0 : #define RX_PSEL_PCnPFS_TMO2 0x5
283 0 : #define RX_PSEL_PCnPFS_TMRI2 0x5
284 0 : #define RX_PSEL_PCnPFS_TMCI2 0x5
285 :
286 0 : #define RX_PSEL_PCnPFS_POE0 0x7
287 0 : #define RX_PSEL_PCnPFS_CACREF 0x7
288 :
289 0 : #define RX_PSEL_PCnPFS_RXD5 0xA
290 0 : #define RX_PSEL_PCnPFS_SMISO5 0xA
291 0 : #define RX_PSEL_PCnPFS_SSCL5 0xA
292 0 : #define RX_PSEL_PCnPFS_TXD5 0xA
293 0 : #define RX_PSEL_PCnPFS_SMOSI5 0xA
294 0 : #define RX_PSEL_PCnPFS_SSDA5 0xA
295 0 : #define RX_PSEL_PCnPFS_SCK5 0xA
296 0 : #define RX_PSEL_PCnPFS_RXD8 0xA
297 0 : #define RX_PSEL_PCnPFS_SMISO8 0xA
298 0 : #define RX_PSEL_PCnPFS_SSCL8 0xA
299 0 : #define RX_PSEL_PCnPFS_TXD8 0xA
300 0 : #define RX_PSEL_PCnPFS_SMOSI8 0xA
301 0 : #define RX_PSEL_PCnPFS_SSDA8 0xA
302 0 : #define RX_PSEL_PCnPFS_SCK8 0xA
303 :
304 0 : #define RX_PSEL_PCnPFS_CTS5 0xB
305 0 : #define RX_PSEL_PCnPFS_RTS5 0xB
306 0 : #define RX_PSEL_PCnPFS_SS5 0xB
307 0 : #define RX_PSEL_PCnPFS_CTS8 0xB
308 0 : #define RX_PSEL_PCnPFS_RTS8 0xB
309 0 : #define RX_PSEL_PCnPFS_SS8 0xB
310 :
311 0 : #define RX_PSEL_PCnPFS_SSLA0 0xD
312 0 : #define RX_PSEL_PCnPFS_SSLA1 0xD
313 0 : #define RX_PSEL_PCnPFS_SSLA2 0xD
314 0 : #define RX_PSEL_PCnPFS_SSLA3 0xD
315 0 : #define RX_PSEL_PCnPFS_RSPCKA 0xD
316 0 : #define RX_PSEL_PCnPFS_MOSIA 0xD
317 0 : #define RX_PSEL_PCnPFS_MISOA 0xD
318 :
319 0 : #define RX_PSEL_PCnPFS_TS13 0x19
320 0 : #define RX_PSEL_PCnPFS_TS14 0x19
321 0 : #define RX_PSEL_PCnPFS_TS15 0x19
322 0 : #define RX_PSEL_PCnPFS_TS16 0x19
323 0 : #define RX_PSEL_PCnPFS_TS17 0x19
324 0 : #define RX_PSEL_PCnPFS_TSCAP 0x19
325 :
326 : /* PDnPFS */
327 0 : #define RX_PSEL_PDnPFS_MTIOC4B 0x01
328 0 : #define RX_PSEL_PDnPFS_MTIOC4D 0x01
329 0 : #define RX_PSEL_PDnPFS_MTIOC5W 0x01
330 0 : #define RX_PSEL_PDnPFS_MTIOC5V 0x01
331 0 : #define RX_PSEL_PDnPFS_MTIOC5U 0x01
332 :
333 0 : #define RX_PSEL_PDnPFS_POE0 0x7
334 0 : #define RX_PSEL_PDnPFS_POE1 0x7
335 0 : #define RX_PSEL_PDnPFS_POE2 0x7
336 0 : #define RX_PSEL_PDnPFS_POE3 0x7
337 0 : #define RX_PSEL_PDnPFS_POE8 0x7
338 :
339 0 : #define RX_PSEL_PDnPFS_RXD6 0xB
340 0 : #define RX_PSEL_PDnPFS_SMISO6 0xB
341 0 : #define RX_PSEL_PDnPFS_SSCL6 0xB
342 0 : #define RX_PSEL_PDnPFS_TXD6 0xB
343 0 : #define RX_PSEL_PDnPFS_SMOSI6 0xB
344 0 : #define RX_PSEL_PDnPFS_SSDA6 0xB
345 0 : #define RX_PSEL_PDnPFS_SCK6 0xB
346 :
347 : /* PEnPFS */
348 0 : #define RX_PSEL_PEnPFS_MTIOC4A 0x01
349 0 : #define RX_PSEL_PEnPFS_MTIOC4B 0x01
350 0 : #define RX_PSEL_PEnPFS_MTIOC4C 0x01
351 0 : #define RX_PSEL_PEnPFS_MTIOC4D 0x01
352 :
353 0 : #define RX_PSEL_PEnPFS_MTIOC1A 0x02
354 0 : #define RX_PSEL_PEnPFS_MTIOC2B 0x02
355 :
356 0 : #define RX_PSEL_PEnPFS_POE8 0x7
357 :
358 0 : #define RX_PSEL_PEnPFS_CLKOUT 0x9
359 :
360 0 : #define RX_PSEL_PEnPFS_RXD12 0xC
361 0 : #define RX_PSEL_PEnPFS_SMISO12 0xC
362 0 : #define RX_PSEL_PEnPFS_SSCL12 0xC
363 0 : #define RX_PSEL_PEnPFS_TXD12 0xC
364 0 : #define RX_PSEL_PEnPFS_SMOSI12 0xC
365 0 : #define RX_PSEL_PEnPFS_SSDA12 0xC
366 0 : #define RX_PSEL_PEnPFS_SCK12 0xC
367 0 : #define RX_PSEL_PEnPFS_TXDX12 0xC
368 0 : #define RX_PSEL_PEnPFS_RXDX12 0xC
369 0 : #define RX_PSEL_PEnPFS_SIOX12 0xC
370 0 : #define RX_PSEL_PEnPFS_CTS12 0xC
371 0 : #define RX_PSEL_PEnPFS_RTS12 0xC
372 0 : #define RX_PSEL_PEnPFS_SS12 0xC
373 :
374 0 : #define RX_PSEL_PEnPFS_CMPOB0 0X10
375 :
376 0 : #define RX_PSEL_PEnPFS_TS33 0X19
377 0 : #define RX_PSEL_PEnPFS_TS34 0x19
378 0 : #define RX_PSEL_PEnPFS_TS35 0x19
379 :
380 : /* PHnPFS */
381 0 : #define RX_PSEL_PHnPFS_TMO0 0x05
382 0 : #define RX_PSEL_PHnPFS_TMRI0 0x05
383 0 : #define RX_PSEL_PHnPFS_TMCI0 0x05
384 :
385 0 : #define RX_PSEL_PHnPFS_CACREF 0x7
386 :
387 0 : #define RX_PSEL_PHnPFS_TS7 0x19
388 0 : #define RX_PSEL_PHnPFS_TS8 0x19
389 0 : #define RX_PSEL_PHnPFS_TS9 0x19
390 0 : #define RX_PSEL_PHnPFS_TS10 0x19
391 :
392 : /* PJnPFS */
393 0 : #define RX_PSEL_PJnPFS_MTIOC3A 0x01
394 0 : #define RX_PSEL_PJnPFS_MTIOC3C 0x01
395 :
396 0 : #define RX_PSEL_PJnPFS_CTS6 0xB
397 0 : #define RX_PSEL_PJnPFS_TTS6 0xB
398 0 : #define RX_PSEL_PJnPFS_SS6 0xB
399 :
400 0 : #define RX_PSEL(psel, port_num, pin_num) \
401 : (psel << RX_PSEL_POS | pin_num << RX_PIN_NUM_POS | port_num << RX_PORT_NUM_POS)
402 :
403 : #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_PINCTRL_SOC_RX_COMMON_H_ */
|
