Line data Source code
1 0 : /*
2 : * Copyright 2024 NXP
3 : *
4 : * SPDX-License-Identifier: Apache-2.0
5 : */
6 :
7 : #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_POWER_IMX_SCU_RSRC_H_
8 : #define ZEPHYR_INCLUDE_DT_BINDINGS_POWER_IMX_SCU_RSRC_H_
9 :
10 0 : #define IMX_SC_R_A53 0U
11 0 : #define IMX_SC_R_A53_0 1U
12 0 : #define IMX_SC_R_A53_1 2U
13 0 : #define IMX_SC_R_A53_2 3U
14 0 : #define IMX_SC_R_A53_3 4U
15 0 : #define IMX_SC_R_A72 5U
16 0 : #define IMX_SC_R_A72_0 6U
17 0 : #define IMX_SC_R_A72_1 7U
18 0 : #define IMX_SC_R_A72_2 8U
19 0 : #define IMX_SC_R_A72_3 9U
20 0 : #define IMX_SC_R_CCI 10U
21 0 : #define IMX_SC_R_DB 11U
22 0 : #define IMX_SC_R_DRC_0 12U
23 0 : #define IMX_SC_R_DRC_1 13U
24 0 : #define IMX_SC_R_GIC_SMMU 14U
25 0 : #define IMX_SC_R_IRQSTR_M4_0 15U
26 0 : #define IMX_SC_R_IRQSTR_M4_1 16U
27 0 : #define IMX_SC_R_SMMU 17U
28 0 : #define IMX_SC_R_GIC 18U
29 0 : #define IMX_SC_R_DC_0_BLIT0 19U
30 0 : #define IMX_SC_R_DC_0_BLIT1 20U
31 0 : #define IMX_SC_R_DC_0_BLIT2 21U
32 0 : #define IMX_SC_R_DC_0_BLIT_OUT 22U
33 0 : #define IMX_SC_R_PERF 23U
34 0 : #define IMX_SC_R_USB_1_PHY 24U
35 0 : #define IMX_SC_R_DC_0_WARP 25U
36 0 : #define IMX_SC_R_V2X_MU_0 26U
37 0 : #define IMX_SC_R_V2X_MU_1 27U
38 0 : #define IMX_SC_R_DC_0_VIDEO0 28U
39 0 : #define IMX_SC_R_DC_0_VIDEO1 29U
40 0 : #define IMX_SC_R_DC_0_FRAC0 30U
41 0 : #define IMX_SC_R_V2X_MU_2 31U
42 0 : #define IMX_SC_R_DC_0 32U
43 0 : #define IMX_SC_R_GPU_2_PID0 33U
44 0 : #define IMX_SC_R_DC_0_PLL_0 34U
45 0 : #define IMX_SC_R_DC_0_PLL_1 35U
46 0 : #define IMX_SC_R_DC_1_BLIT0 36U
47 0 : #define IMX_SC_R_DC_1_BLIT1 37U
48 0 : #define IMX_SC_R_DC_1_BLIT2 38U
49 0 : #define IMX_SC_R_DC_1_BLIT_OUT 39U
50 0 : #define IMX_SC_R_V2X_MU_3 40U
51 0 : #define IMX_SC_R_V2X_MU_4 41U
52 0 : #define IMX_SC_R_DC_1_WARP 42U
53 0 : #define IMX_SC_R_UNUSED1 43U
54 0 : #define IMX_SC_R_SECVIO 44U
55 0 : #define IMX_SC_R_DC_1_VIDEO0 45U
56 0 : #define IMX_SC_R_DC_1_VIDEO1 46U
57 0 : #define IMX_SC_R_DC_1_FRAC0 47U
58 0 : #define IMX_SC_R_UNUSED13 48U
59 0 : #define IMX_SC_R_DC_1 49U
60 0 : #define IMX_SC_R_UNUSED14 50U
61 0 : #define IMX_SC_R_DC_1_PLL_0 51U
62 0 : #define IMX_SC_R_DC_1_PLL_1 52U
63 0 : #define IMX_SC_R_SPI_0 53U
64 0 : #define IMX_SC_R_SPI_1 54U
65 0 : #define IMX_SC_R_SPI_2 55U
66 0 : #define IMX_SC_R_SPI_3 56U
67 0 : #define IMX_SC_R_UART_0 57U
68 0 : #define IMX_SC_R_UART_1 58U
69 0 : #define IMX_SC_R_UART_2 59U
70 0 : #define IMX_SC_R_UART_3 60U
71 0 : #define IMX_SC_R_UART_4 61U
72 0 : #define IMX_SC_R_EMVSIM_0 62U
73 0 : #define IMX_SC_R_EMVSIM_1 63U
74 0 : #define IMX_SC_R_DMA_0_CH0 64U
75 0 : #define IMX_SC_R_DMA_0_CH1 65U
76 0 : #define IMX_SC_R_DMA_0_CH2 66U
77 0 : #define IMX_SC_R_DMA_0_CH3 67U
78 0 : #define IMX_SC_R_DMA_0_CH4 68U
79 0 : #define IMX_SC_R_DMA_0_CH5 69U
80 0 : #define IMX_SC_R_DMA_0_CH6 70U
81 0 : #define IMX_SC_R_DMA_0_CH7 71U
82 0 : #define IMX_SC_R_DMA_0_CH8 72U
83 0 : #define IMX_SC_R_DMA_0_CH9 73U
84 0 : #define IMX_SC_R_DMA_0_CH10 74U
85 0 : #define IMX_SC_R_DMA_0_CH11 75U
86 0 : #define IMX_SC_R_DMA_0_CH12 76U
87 0 : #define IMX_SC_R_DMA_0_CH13 77U
88 0 : #define IMX_SC_R_DMA_0_CH14 78U
89 0 : #define IMX_SC_R_DMA_0_CH15 79U
90 0 : #define IMX_SC_R_DMA_0_CH16 80U
91 0 : #define IMX_SC_R_DMA_0_CH17 81U
92 0 : #define IMX_SC_R_DMA_0_CH18 82U
93 0 : #define IMX_SC_R_DMA_0_CH19 83U
94 0 : #define IMX_SC_R_DMA_0_CH20 84U
95 0 : #define IMX_SC_R_DMA_0_CH21 85U
96 0 : #define IMX_SC_R_DMA_0_CH22 86U
97 0 : #define IMX_SC_R_DMA_0_CH23 87U
98 0 : #define IMX_SC_R_DMA_0_CH24 88U
99 0 : #define IMX_SC_R_DMA_0_CH25 89U
100 0 : #define IMX_SC_R_DMA_0_CH26 90U
101 0 : #define IMX_SC_R_DMA_0_CH27 91U
102 0 : #define IMX_SC_R_DMA_0_CH28 92U
103 0 : #define IMX_SC_R_DMA_0_CH29 93U
104 0 : #define IMX_SC_R_DMA_0_CH30 94U
105 0 : #define IMX_SC_R_DMA_0_CH31 95U
106 0 : #define IMX_SC_R_I2C_0 96U
107 0 : #define IMX_SC_R_I2C_1 97U
108 0 : #define IMX_SC_R_I2C_2 98U
109 0 : #define IMX_SC_R_I2C_3 99U
110 0 : #define IMX_SC_R_I2C_4 100U
111 0 : #define IMX_SC_R_ADC_0 101U
112 0 : #define IMX_SC_R_ADC_1 102U
113 0 : #define IMX_SC_R_FTM_0 103U
114 0 : #define IMX_SC_R_FTM_1 104U
115 0 : #define IMX_SC_R_CAN_0 105U
116 0 : #define IMX_SC_R_CAN_1 106U
117 0 : #define IMX_SC_R_CAN_2 107U
118 0 : #define IMX_SC_R_DMA_1_CH0 108U
119 0 : #define IMX_SC_R_DMA_1_CH1 109U
120 0 : #define IMX_SC_R_DMA_1_CH2 110U
121 0 : #define IMX_SC_R_DMA_1_CH3 111U
122 0 : #define IMX_SC_R_DMA_1_CH4 112U
123 0 : #define IMX_SC_R_DMA_1_CH5 113U
124 0 : #define IMX_SC_R_DMA_1_CH6 114U
125 0 : #define IMX_SC_R_DMA_1_CH7 115U
126 0 : #define IMX_SC_R_DMA_1_CH8 116U
127 0 : #define IMX_SC_R_DMA_1_CH9 117U
128 0 : #define IMX_SC_R_DMA_1_CH10 118U
129 0 : #define IMX_SC_R_DMA_1_CH11 119U
130 0 : #define IMX_SC_R_DMA_1_CH12 120U
131 0 : #define IMX_SC_R_DMA_1_CH13 121U
132 0 : #define IMX_SC_R_DMA_1_CH14 122U
133 0 : #define IMX_SC_R_DMA_1_CH15 123U
134 0 : #define IMX_SC_R_DMA_1_CH16 124U
135 0 : #define IMX_SC_R_DMA_1_CH17 125U
136 0 : #define IMX_SC_R_DMA_1_CH18 126U
137 0 : #define IMX_SC_R_DMA_1_CH19 127U
138 0 : #define IMX_SC_R_DMA_1_CH20 128U
139 0 : #define IMX_SC_R_DMA_1_CH21 129U
140 0 : #define IMX_SC_R_DMA_1_CH22 130U
141 0 : #define IMX_SC_R_DMA_1_CH23 131U
142 0 : #define IMX_SC_R_DMA_1_CH24 132U
143 0 : #define IMX_SC_R_DMA_1_CH25 133U
144 0 : #define IMX_SC_R_DMA_1_CH26 134U
145 0 : #define IMX_SC_R_DMA_1_CH27 135U
146 0 : #define IMX_SC_R_DMA_1_CH28 136U
147 0 : #define IMX_SC_R_DMA_1_CH29 137U
148 0 : #define IMX_SC_R_DMA_1_CH30 138U
149 0 : #define IMX_SC_R_DMA_1_CH31 139U
150 0 : #define IMX_SC_R_V2X_PID0 140U
151 0 : #define IMX_SC_R_V2X_PID1 141U
152 0 : #define IMX_SC_R_V2X_PID2 142U
153 0 : #define IMX_SC_R_V2X_PID3 143U
154 0 : #define IMX_SC_R_GPU_0_PID0 144U
155 0 : #define IMX_SC_R_GPU_0_PID1 145U
156 0 : #define IMX_SC_R_GPU_0_PID2 146U
157 0 : #define IMX_SC_R_GPU_0_PID3 147U
158 0 : #define IMX_SC_R_GPU_1_PID0 148U
159 0 : #define IMX_SC_R_GPU_1_PID1 149U
160 0 : #define IMX_SC_R_GPU_1_PID2 150U
161 0 : #define IMX_SC_R_GPU_1_PID3 151U
162 0 : #define IMX_SC_R_PCIE_A 152U
163 0 : #define IMX_SC_R_SERDES_0 153U
164 0 : #define IMX_SC_R_MATCH_0 154U
165 0 : #define IMX_SC_R_MATCH_1 155U
166 0 : #define IMX_SC_R_MATCH_2 156U
167 0 : #define IMX_SC_R_MATCH_3 157U
168 0 : #define IMX_SC_R_MATCH_4 158U
169 0 : #define IMX_SC_R_MATCH_5 159U
170 0 : #define IMX_SC_R_MATCH_6 160U
171 0 : #define IMX_SC_R_MATCH_7 161U
172 0 : #define IMX_SC_R_MATCH_8 162U
173 0 : #define IMX_SC_R_MATCH_9 163U
174 0 : #define IMX_SC_R_MATCH_10 164U
175 0 : #define IMX_SC_R_MATCH_11 165U
176 0 : #define IMX_SC_R_MATCH_12 166U
177 0 : #define IMX_SC_R_MATCH_13 167U
178 0 : #define IMX_SC_R_MATCH_14 168U
179 0 : #define IMX_SC_R_PCIE_B 169U
180 0 : #define IMX_SC_R_SATA_0 170U
181 0 : #define IMX_SC_R_SERDES_1 171U
182 0 : #define IMX_SC_R_HSIO_GPIO 172U
183 0 : #define IMX_SC_R_MATCH_15 173U
184 0 : #define IMX_SC_R_MATCH_16 174U
185 0 : #define IMX_SC_R_MATCH_17 175U
186 0 : #define IMX_SC_R_MATCH_18 176U
187 0 : #define IMX_SC_R_MATCH_19 177U
188 0 : #define IMX_SC_R_MATCH_20 178U
189 0 : #define IMX_SC_R_MATCH_21 179U
190 0 : #define IMX_SC_R_MATCH_22 180U
191 0 : #define IMX_SC_R_MATCH_23 181U
192 0 : #define IMX_SC_R_MATCH_24 182U
193 0 : #define IMX_SC_R_MATCH_25 183U
194 0 : #define IMX_SC_R_MATCH_26 184U
195 0 : #define IMX_SC_R_MATCH_27 185U
196 0 : #define IMX_SC_R_MATCH_28 186U
197 0 : #define IMX_SC_R_LCD_0 187U
198 0 : #define IMX_SC_R_LCD_0_PWM_0 188U
199 0 : #define IMX_SC_R_LCD_0_I2C_0 189U
200 0 : #define IMX_SC_R_LCD_0_I2C_1 190U
201 0 : #define IMX_SC_R_PWM_0 191U
202 0 : #define IMX_SC_R_PWM_1 192U
203 0 : #define IMX_SC_R_PWM_2 193U
204 0 : #define IMX_SC_R_PWM_3 194U
205 0 : #define IMX_SC_R_PWM_4 195U
206 0 : #define IMX_SC_R_PWM_5 196U
207 0 : #define IMX_SC_R_PWM_6 197U
208 0 : #define IMX_SC_R_PWM_7 198U
209 0 : #define IMX_SC_R_GPIO_0 199U
210 0 : #define IMX_SC_R_GPIO_1 200U
211 0 : #define IMX_SC_R_GPIO_2 201U
212 0 : #define IMX_SC_R_GPIO_3 202U
213 0 : #define IMX_SC_R_GPIO_4 203U
214 0 : #define IMX_SC_R_GPIO_5 204U
215 0 : #define IMX_SC_R_GPIO_6 205U
216 0 : #define IMX_SC_R_GPIO_7 206U
217 0 : #define IMX_SC_R_GPT_0 207U
218 0 : #define IMX_SC_R_GPT_1 208U
219 0 : #define IMX_SC_R_GPT_2 209U
220 0 : #define IMX_SC_R_GPT_3 210U
221 0 : #define IMX_SC_R_GPT_4 211U
222 0 : #define IMX_SC_R_KPP 212U
223 0 : #define IMX_SC_R_MU_0A 213U
224 0 : #define IMX_SC_R_MU_1A 214U
225 0 : #define IMX_SC_R_MU_2A 215U
226 0 : #define IMX_SC_R_MU_3A 216U
227 0 : #define IMX_SC_R_MU_4A 217U
228 0 : #define IMX_SC_R_MU_5A 218U
229 0 : #define IMX_SC_R_MU_6A 219U
230 0 : #define IMX_SC_R_MU_7A 220U
231 0 : #define IMX_SC_R_MU_8A 221U
232 0 : #define IMX_SC_R_MU_9A 222U
233 0 : #define IMX_SC_R_MU_10A 223U
234 0 : #define IMX_SC_R_MU_11A 224U
235 0 : #define IMX_SC_R_MU_12A 225U
236 0 : #define IMX_SC_R_MU_13A 226U
237 0 : #define IMX_SC_R_MU_5B 227U
238 0 : #define IMX_SC_R_MU_6B 228U
239 0 : #define IMX_SC_R_MU_7B 229U
240 0 : #define IMX_SC_R_MU_8B 230U
241 0 : #define IMX_SC_R_MU_9B 231U
242 0 : #define IMX_SC_R_MU_10B 232U
243 0 : #define IMX_SC_R_MU_11B 233U
244 0 : #define IMX_SC_R_MU_12B 234U
245 0 : #define IMX_SC_R_MU_13B 235U
246 0 : #define IMX_SC_R_ROM_0 236U
247 0 : #define IMX_SC_R_FSPI_0 237U
248 0 : #define IMX_SC_R_FSPI_1 238U
249 0 : #define IMX_SC_R_IEE 239U
250 0 : #define IMX_SC_R_IEE_R0 240U
251 0 : #define IMX_SC_R_IEE_R1 241U
252 0 : #define IMX_SC_R_IEE_R2 242U
253 0 : #define IMX_SC_R_IEE_R3 243U
254 0 : #define IMX_SC_R_IEE_R4 244U
255 0 : #define IMX_SC_R_IEE_R5 245U
256 0 : #define IMX_SC_R_IEE_R6 246U
257 0 : #define IMX_SC_R_IEE_R7 247U
258 0 : #define IMX_SC_R_SDHC_0 248U
259 0 : #define IMX_SC_R_SDHC_1 249U
260 0 : #define IMX_SC_R_SDHC_2 250U
261 0 : #define IMX_SC_R_ENET_0 251U
262 0 : #define IMX_SC_R_ENET_1 252U
263 0 : #define IMX_SC_R_MLB_0 253U
264 0 : #define IMX_SC_R_DMA_2_CH0 254U
265 0 : #define IMX_SC_R_DMA_2_CH1 255U
266 0 : #define IMX_SC_R_DMA_2_CH2 256U
267 0 : #define IMX_SC_R_DMA_2_CH3 257U
268 0 : #define IMX_SC_R_DMA_2_CH4 258U
269 0 : #define IMX_SC_R_USB_0 259U
270 0 : #define IMX_SC_R_USB_1 260U
271 0 : #define IMX_SC_R_USB_0_PHY 261U
272 0 : #define IMX_SC_R_USB_2 262U
273 0 : #define IMX_SC_R_USB_2_PHY 263U
274 0 : #define IMX_SC_R_DTCP 264U
275 0 : #define IMX_SC_R_NAND 265U
276 0 : #define IMX_SC_R_LVDS_0 266U
277 0 : #define IMX_SC_R_LVDS_0_PWM_0 267U
278 0 : #define IMX_SC_R_LVDS_0_I2C_0 268U
279 0 : #define IMX_SC_R_LVDS_0_I2C_1 269U
280 0 : #define IMX_SC_R_LVDS_1 270U
281 0 : #define IMX_SC_R_LVDS_1_PWM_0 271U
282 0 : #define IMX_SC_R_LVDS_1_I2C_0 272U
283 0 : #define IMX_SC_R_LVDS_1_I2C_1 273U
284 0 : #define IMX_SC_R_LVDS_2 274U
285 0 : #define IMX_SC_R_LVDS_2_PWM_0 275U
286 0 : #define IMX_SC_R_LVDS_2_I2C_0 276U
287 0 : #define IMX_SC_R_LVDS_2_I2C_1 277U
288 0 : #define IMX_SC_R_M4_0_PID0 278U
289 0 : #define IMX_SC_R_M4_0_PID1 279U
290 0 : #define IMX_SC_R_M4_0_PID2 280U
291 0 : #define IMX_SC_R_M4_0_PID3 281U
292 0 : #define IMX_SC_R_M4_0_PID4 282U
293 0 : #define IMX_SC_R_M4_0_RGPIO 283U
294 0 : #define IMX_SC_R_M4_0_SEMA42 284U
295 0 : #define IMX_SC_R_M4_0_TPM 285U
296 0 : #define IMX_SC_R_M4_0_PIT 286U
297 0 : #define IMX_SC_R_M4_0_UART 287U
298 0 : #define IMX_SC_R_M4_0_I2C 288U
299 0 : #define IMX_SC_R_M4_0_INTMUX 289U
300 0 : #define IMX_SC_R_ENET_0_A0 290U
301 0 : #define IMX_SC_R_ENET_0_A1 291U
302 0 : #define IMX_SC_R_M4_0_MU_0B 292U
303 0 : #define IMX_SC_R_M4_0_MU_0A0 293U
304 0 : #define IMX_SC_R_M4_0_MU_0A1 294U
305 0 : #define IMX_SC_R_M4_0_MU_0A2 295U
306 0 : #define IMX_SC_R_M4_0_MU_0A3 296U
307 0 : #define IMX_SC_R_M4_0_MU_1A 297U
308 0 : #define IMX_SC_R_M4_1_PID0 298U
309 0 : #define IMX_SC_R_M4_1_PID1 299U
310 0 : #define IMX_SC_R_M4_1_PID2 300U
311 0 : #define IMX_SC_R_M4_1_PID3 301U
312 0 : #define IMX_SC_R_M4_1_PID4 302U
313 0 : #define IMX_SC_R_M4_1_RGPIO 303U
314 0 : #define IMX_SC_R_M4_1_SEMA42 304U
315 0 : #define IMX_SC_R_M4_1_TPM 305U
316 0 : #define IMX_SC_R_M4_1_PIT 306U
317 0 : #define IMX_SC_R_M4_1_UART 307U
318 0 : #define IMX_SC_R_M4_1_I2C 308U
319 0 : #define IMX_SC_R_M4_1_INTMUX 309U
320 0 : #define IMX_SC_R_UNUSED17 310U
321 0 : #define IMX_SC_R_UNUSED18 311U
322 0 : #define IMX_SC_R_M4_1_MU_0B 312U
323 0 : #define IMX_SC_R_M4_1_MU_0A0 313U
324 0 : #define IMX_SC_R_M4_1_MU_0A1 314U
325 0 : #define IMX_SC_R_M4_1_MU_0A2 315U
326 0 : #define IMX_SC_R_M4_1_MU_0A3 316U
327 0 : #define IMX_SC_R_M4_1_MU_1A 317U
328 0 : #define IMX_SC_R_SAI_0 318U
329 0 : #define IMX_SC_R_SAI_1 319U
330 0 : #define IMX_SC_R_SAI_2 320U
331 0 : #define IMX_SC_R_IRQSTR_SCU2 321U
332 0 : #define IMX_SC_R_IRQSTR_DSP 322U
333 0 : #define IMX_SC_R_ELCDIF_PLL 323U
334 0 : #define IMX_SC_R_OCRAM 324U
335 0 : #define IMX_SC_R_AUDIO_PLL_0 325U
336 0 : #define IMX_SC_R_PI_0 326U
337 0 : #define IMX_SC_R_PI_0_PWM_0 327U
338 0 : #define IMX_SC_R_PI_0_PWM_1 328U
339 0 : #define IMX_SC_R_PI_0_I2C_0 329U
340 0 : #define IMX_SC_R_PI_0_PLL 330U
341 0 : #define IMX_SC_R_PI_1 331U
342 0 : #define IMX_SC_R_PI_1_PWM_0 332U
343 0 : #define IMX_SC_R_PI_1_PWM_1 333U
344 0 : #define IMX_SC_R_PI_1_I2C_0 334U
345 0 : #define IMX_SC_R_PI_1_PLL 335U
346 0 : #define IMX_SC_R_SC_PID0 336U
347 0 : #define IMX_SC_R_SC_PID1 337U
348 0 : #define IMX_SC_R_SC_PID2 338U
349 0 : #define IMX_SC_R_SC_PID3 339U
350 0 : #define IMX_SC_R_SC_PID4 340U
351 0 : #define IMX_SC_R_SC_SEMA42 341U
352 0 : #define IMX_SC_R_SC_TPM 342U
353 0 : #define IMX_SC_R_SC_PIT 343U
354 0 : #define IMX_SC_R_SC_UART 344U
355 0 : #define IMX_SC_R_SC_I2C 345U
356 0 : #define IMX_SC_R_SC_MU_0B 346U
357 0 : #define IMX_SC_R_SC_MU_0A0 347U
358 0 : #define IMX_SC_R_SC_MU_0A1 348U
359 0 : #define IMX_SC_R_SC_MU_0A2 349U
360 0 : #define IMX_SC_R_SC_MU_0A3 350U
361 0 : #define IMX_SC_R_SC_MU_1A 351U
362 0 : #define IMX_SC_R_SYSCNT_RD 352U
363 0 : #define IMX_SC_R_SYSCNT_CMP 353U
364 0 : #define IMX_SC_R_DEBUG 354U
365 0 : #define IMX_SC_R_SYSTEM 355U
366 0 : #define IMX_SC_R_SNVS 356U
367 0 : #define IMX_SC_R_OTP 357U
368 0 : #define IMX_SC_R_VPU_PID0 358U
369 0 : #define IMX_SC_R_VPU_PID1 359U
370 0 : #define IMX_SC_R_VPU_PID2 360U
371 0 : #define IMX_SC_R_VPU_PID3 361U
372 0 : #define IMX_SC_R_VPU_PID4 362U
373 0 : #define IMX_SC_R_VPU_PID5 363U
374 0 : #define IMX_SC_R_VPU_PID6 364U
375 0 : #define IMX_SC_R_VPU_PID7 365U
376 0 : #define IMX_SC_R_ENET_0_A2 366U
377 0 : #define IMX_SC_R_ENET_1_A0 367U
378 0 : #define IMX_SC_R_ENET_1_A1 368U
379 0 : #define IMX_SC_R_ENET_1_A2 369U
380 0 : #define IMX_SC_R_ENET_1_A3 370U
381 0 : #define IMX_SC_R_ENET_1_A4 371U
382 0 : #define IMX_SC_R_DMA_4_CH0 372U
383 0 : #define IMX_SC_R_DMA_4_CH1 373U
384 0 : #define IMX_SC_R_DMA_4_CH2 374U
385 0 : #define IMX_SC_R_DMA_4_CH3 375U
386 0 : #define IMX_SC_R_DMA_4_CH4 376U
387 0 : #define IMX_SC_R_ISI_CH0 377U
388 0 : #define IMX_SC_R_ISI_CH1 378U
389 0 : #define IMX_SC_R_ISI_CH2 379U
390 0 : #define IMX_SC_R_ISI_CH3 380U
391 0 : #define IMX_SC_R_ISI_CH4 381U
392 0 : #define IMX_SC_R_ISI_CH5 382U
393 0 : #define IMX_SC_R_ISI_CH6 383U
394 0 : #define IMX_SC_R_ISI_CH7 384U
395 0 : #define IMX_SC_R_MJPEG_DEC_S0 385U
396 0 : #define IMX_SC_R_MJPEG_DEC_S1 386U
397 0 : #define IMX_SC_R_MJPEG_DEC_S2 387U
398 0 : #define IMX_SC_R_MJPEG_DEC_S3 388U
399 0 : #define IMX_SC_R_MJPEG_ENC_S0 389U
400 0 : #define IMX_SC_R_MJPEG_ENC_S1 390U
401 0 : #define IMX_SC_R_MJPEG_ENC_S2 391U
402 0 : #define IMX_SC_R_MJPEG_ENC_S3 392U
403 0 : #define IMX_SC_R_MIPI_0 393U
404 0 : #define IMX_SC_R_MIPI_0_PWM_0 394U
405 0 : #define IMX_SC_R_MIPI_0_I2C_0 395U
406 0 : #define IMX_SC_R_MIPI_0_I2C_1 396U
407 0 : #define IMX_SC_R_MIPI_1 397U
408 0 : #define IMX_SC_R_MIPI_1_PWM_0 398U
409 0 : #define IMX_SC_R_MIPI_1_I2C_0 399U
410 0 : #define IMX_SC_R_MIPI_1_I2C_1 400U
411 0 : #define IMX_SC_R_CSI_0 401U
412 0 : #define IMX_SC_R_CSI_0_PWM_0 402U
413 0 : #define IMX_SC_R_CSI_0_I2C_0 403U
414 0 : #define IMX_SC_R_CSI_1 404U
415 0 : #define IMX_SC_R_CSI_1_PWM_0 405U
416 0 : #define IMX_SC_R_CSI_1_I2C_0 406U
417 0 : #define IMX_SC_R_HDMI 407U
418 0 : #define IMX_SC_R_HDMI_I2S 408U
419 0 : #define IMX_SC_R_HDMI_I2C_0 409U
420 0 : #define IMX_SC_R_HDMI_PLL_0 410U
421 0 : #define IMX_SC_R_HDMI_RX 411U
422 0 : #define IMX_SC_R_HDMI_RX_BYPASS 412U
423 0 : #define IMX_SC_R_HDMI_RX_I2C_0 413U
424 0 : #define IMX_SC_R_ASRC_0 414U
425 0 : #define IMX_SC_R_ESAI_0 415U
426 0 : #define IMX_SC_R_SPDIF_0 416U
427 0 : #define IMX_SC_R_SPDIF_1 417U
428 0 : #define IMX_SC_R_SAI_3 418U
429 0 : #define IMX_SC_R_SAI_4 419U
430 0 : #define IMX_SC_R_SAI_5 420U
431 0 : #define IMX_SC_R_GPT_5 421U
432 0 : #define IMX_SC_R_GPT_6 422U
433 0 : #define IMX_SC_R_GPT_7 423U
434 0 : #define IMX_SC_R_GPT_8 424U
435 0 : #define IMX_SC_R_GPT_9 425U
436 0 : #define IMX_SC_R_GPT_10 426U
437 0 : #define IMX_SC_R_DMA_2_CH5 427U
438 0 : #define IMX_SC_R_DMA_2_CH6 428U
439 0 : #define IMX_SC_R_DMA_2_CH7 429U
440 0 : #define IMX_SC_R_DMA_2_CH8 430U
441 0 : #define IMX_SC_R_DMA_2_CH9 431U
442 0 : #define IMX_SC_R_DMA_2_CH10 432U
443 0 : #define IMX_SC_R_DMA_2_CH11 433U
444 0 : #define IMX_SC_R_DMA_2_CH12 434U
445 0 : #define IMX_SC_R_DMA_2_CH13 435U
446 0 : #define IMX_SC_R_DMA_2_CH14 436U
447 0 : #define IMX_SC_R_DMA_2_CH15 437U
448 0 : #define IMX_SC_R_DMA_2_CH16 438U
449 0 : #define IMX_SC_R_DMA_2_CH17 439U
450 0 : #define IMX_SC_R_DMA_2_CH18 440U
451 0 : #define IMX_SC_R_DMA_2_CH19 441U
452 0 : #define IMX_SC_R_DMA_2_CH20 442U
453 0 : #define IMX_SC_R_DMA_2_CH21 443U
454 0 : #define IMX_SC_R_DMA_2_CH22 444U
455 0 : #define IMX_SC_R_DMA_2_CH23 445U
456 0 : #define IMX_SC_R_DMA_2_CH24 446U
457 0 : #define IMX_SC_R_DMA_2_CH25 447U
458 0 : #define IMX_SC_R_DMA_2_CH26 448U
459 0 : #define IMX_SC_R_DMA_2_CH27 449U
460 0 : #define IMX_SC_R_DMA_2_CH28 450U
461 0 : #define IMX_SC_R_DMA_2_CH29 451U
462 0 : #define IMX_SC_R_DMA_2_CH30 452U
463 0 : #define IMX_SC_R_DMA_2_CH31 453U
464 0 : #define IMX_SC_R_ASRC_1 454U
465 0 : #define IMX_SC_R_ESAI_1 455U
466 0 : #define IMX_SC_R_SAI_6 456U
467 0 : #define IMX_SC_R_SAI_7 457U
468 0 : #define IMX_SC_R_AMIX 458U
469 0 : #define IMX_SC_R_MQS_0 459U
470 0 : #define IMX_SC_R_DMA_3_CH0 460U
471 0 : #define IMX_SC_R_DMA_3_CH1 461U
472 0 : #define IMX_SC_R_DMA_3_CH2 462U
473 0 : #define IMX_SC_R_DMA_3_CH3 463U
474 0 : #define IMX_SC_R_DMA_3_CH4 464U
475 0 : #define IMX_SC_R_DMA_3_CH5 465U
476 0 : #define IMX_SC_R_DMA_3_CH6 466U
477 0 : #define IMX_SC_R_DMA_3_CH7 467U
478 0 : #define IMX_SC_R_DMA_3_CH8 468U
479 0 : #define IMX_SC_R_DMA_3_CH9 469U
480 0 : #define IMX_SC_R_DMA_3_CH10 470U
481 0 : #define IMX_SC_R_DMA_3_CH11 471U
482 0 : #define IMX_SC_R_DMA_3_CH12 472U
483 0 : #define IMX_SC_R_DMA_3_CH13 473U
484 0 : #define IMX_SC_R_DMA_3_CH14 474U
485 0 : #define IMX_SC_R_DMA_3_CH15 475U
486 0 : #define IMX_SC_R_DMA_3_CH16 476U
487 0 : #define IMX_SC_R_DMA_3_CH17 477U
488 0 : #define IMX_SC_R_DMA_3_CH18 478U
489 0 : #define IMX_SC_R_DMA_3_CH19 479U
490 0 : #define IMX_SC_R_DMA_3_CH20 480U
491 0 : #define IMX_SC_R_DMA_3_CH21 481U
492 0 : #define IMX_SC_R_DMA_3_CH22 482U
493 0 : #define IMX_SC_R_DMA_3_CH23 483U
494 0 : #define IMX_SC_R_DMA_3_CH24 484U
495 0 : #define IMX_SC_R_DMA_3_CH25 485U
496 0 : #define IMX_SC_R_DMA_3_CH26 486U
497 0 : #define IMX_SC_R_DMA_3_CH27 487U
498 0 : #define IMX_SC_R_DMA_3_CH28 488U
499 0 : #define IMX_SC_R_DMA_3_CH29 489U
500 0 : #define IMX_SC_R_DMA_3_CH30 490U
501 0 : #define IMX_SC_R_DMA_3_CH31 491U
502 0 : #define IMX_SC_R_AUDIO_PLL_1 492U
503 0 : #define IMX_SC_R_AUDIO_CLK_0 493U
504 0 : #define IMX_SC_R_AUDIO_CLK_1 494U
505 0 : #define IMX_SC_R_MCLK_OUT_0 495U
506 0 : #define IMX_SC_R_MCLK_OUT_1 496U
507 0 : #define IMX_SC_R_PMIC_0 497U
508 0 : #define IMX_SC_R_PMIC_1 498U
509 0 : #define IMX_SC_R_SECO 499U
510 0 : #define IMX_SC_R_CAAM_JR1 500U
511 0 : #define IMX_SC_R_CAAM_JR2 501U
512 0 : #define IMX_SC_R_CAAM_JR3 502U
513 0 : #define IMX_SC_R_SECO_MU_2 503U
514 0 : #define IMX_SC_R_SECO_MU_3 504U
515 0 : #define IMX_SC_R_SECO_MU_4 505U
516 0 : #define IMX_SC_R_HDMI_RX_PWM_0 506U
517 0 : #define IMX_SC_R_A35 507U
518 0 : #define IMX_SC_R_A35_0 508U
519 0 : #define IMX_SC_R_A35_1 509U
520 0 : #define IMX_SC_R_A35_2 510U
521 0 : #define IMX_SC_R_A35_3 511U
522 0 : #define IMX_SC_R_DSP 512U
523 0 : #define IMX_SC_R_DSP_RAM 513U
524 0 : #define IMX_SC_R_CAAM_JR1_OUT 514U
525 0 : #define IMX_SC_R_CAAM_JR2_OUT 515U
526 0 : #define IMX_SC_R_CAAM_JR3_OUT 516U
527 0 : #define IMX_SC_R_VPU_DEC_0 517U
528 0 : #define IMX_SC_R_VPU_ENC_0 518U
529 0 : #define IMX_SC_R_CAAM_JR0 519U
530 0 : #define IMX_SC_R_CAAM_JR0_OUT 520U
531 0 : #define IMX_SC_R_PMIC_2 521U
532 0 : #define IMX_SC_R_DBLOGIC 522U
533 0 : #define IMX_SC_R_HDMI_PLL_1 523U
534 0 : #define IMX_SC_R_BOARD_R0 524U
535 0 : #define IMX_SC_R_BOARD_R1 525U
536 0 : #define IMX_SC_R_BOARD_R2 526U
537 0 : #define IMX_SC_R_BOARD_R3 527U
538 0 : #define IMX_SC_R_BOARD_R4 528U
539 0 : #define IMX_SC_R_BOARD_R5 529U
540 0 : #define IMX_SC_R_BOARD_R6 530U
541 0 : #define IMX_SC_R_BOARD_R7 531U
542 0 : #define IMX_SC_R_MJPEG_DEC_MP 532U
543 0 : #define IMX_SC_R_MJPEG_ENC_MP 533U
544 0 : #define IMX_SC_R_VPU_TS_0 534U
545 0 : #define IMX_SC_R_VPU_MU_0 535U
546 0 : #define IMX_SC_R_VPU_MU_1 536U
547 0 : #define IMX_SC_R_VPU_MU_2 537U
548 0 : #define IMX_SC_R_VPU_MU_3 538U
549 0 : #define IMX_SC_R_VPU_ENC_1 539U
550 0 : #define IMX_SC_R_VPU 540U
551 0 : #define IMX_SC_R_DMA_5_CH0 541U
552 0 : #define IMX_SC_R_DMA_5_CH1 542U
553 0 : #define IMX_SC_R_DMA_5_CH2 543U
554 0 : #define IMX_SC_R_DMA_5_CH3 544U
555 0 : #define IMX_SC_R_ATTESTATION 545U
556 0 : #define IMX_SC_R_LAST 546U
557 :
558 : #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_POWER_IMX_SCU_RSRC_H_ */
|
