Line data Source code
1 0 : /* 2 : * Copyright (c) 2021 Yonatan Schachter 3 : * 4 : * SPDX-License-Identifier: Apache-2.0 5 : */ 6 : 7 : #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_RESET_RP2040_RESET_H_ 8 : #define ZEPHYR_INCLUDE_DT_BINDINGS_RESET_RP2040_RESET_H_ 9 : 10 0 : #define RPI_PICO_RESETS_RESET_ADC 0 11 0 : #define RPI_PICO_RESETS_RESET_BUSCTRL 1 12 0 : #define RPI_PICO_RESETS_RESET_DMA 2 13 0 : #define RPI_PICO_RESETS_RESET_I2C0 3 14 0 : #define RPI_PICO_RESETS_RESET_I2C1 4 15 0 : #define RPI_PICO_RESETS_RESET_IO_BANK0 5 16 0 : #define RPI_PICO_RESETS_RESET_IO_QSPI 6 17 0 : #define RPI_PICO_RESETS_RESET_JTAG 7 18 0 : #define RPI_PICO_RESETS_RESET_PADS_BANK0 8 19 0 : #define RPI_PICO_RESETS_RESET_PADS_QSPI 9 20 0 : #define RPI_PICO_RESETS_RESET_PIO0 10 21 0 : #define RPI_PICO_RESETS_RESET_PIO1 11 22 0 : #define RPI_PICO_RESETS_RESET_PLL_SYS 12 23 0 : #define RPI_PICO_RESETS_RESET_PLL_USB 13 24 0 : #define RPI_PICO_RESETS_RESET_PWM 14 25 0 : #define RPI_PICO_RESETS_RESET_RTC 15 26 0 : #define RPI_PICO_RESETS_RESET_SPI0 16 27 0 : #define RPI_PICO_RESETS_RESET_SPI1 17 28 0 : #define RPI_PICO_RESETS_RESET_SYSCFG 18 29 0 : #define RPI_PICO_RESETS_RESET_SYSINFO 19 30 0 : #define RPI_PICO_RESETS_RESET_TBMAN 20 31 0 : #define RPI_PICO_RESETS_RESET_TIMER 21 32 0 : #define RPI_PICO_RESETS_RESET_UART0 22 33 0 : #define RPI_PICO_RESETS_RESET_UART1 23 34 0 : #define RPI_PICO_RESETS_RESET_USBCTRL 24 35 : 36 : #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_RESET_RP2040_RESET_H_ */