Zephyr API Documentation 4.5.0-rc1
A Scalable Open Source RTOS
Loading...
Searching...
No Matches
imx_ccm_rev2.h
Go to the documentation of this file.
1/*
2 * Copyright 2021,2024-2025 NXP
3 *
4 * SPDX-License-Identifier: Apache-2.0
5 */
6
7#ifndef ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_IMX_CCM_REV2_H_
8#define ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_IMX_CCM_REV2_H_
9
10/* Peripheral:
11 * range: 0 - 0xFF, starting from 0
12 *
13 * Instance:
14 * range: 0 - 0xFF, starting from 0
15 */
16#define IMX_CCM_PERIPHERAL_MASK 0xFF00UL
17#define IMX_CCM_INSTANCE_MASK 0xFFUL
18
19#define IMX_CCM_CORESYS_CLK 0
20#define IMX_CCM_PLATFORM_CLK 0x1UL
21#define IMX_CCM_BUS_CLK 0x2UL
22
23/* Cortex-A55 core clock driven by ARM_PLL */
24#define IMX_CCM_ARM_PLL_CLK 0x10UL
25
26/* LPUART */
27#define IMX_CCM_LPUART_CLK 0x300UL
28#define IMX_CCM_LPUART1_CLK 0x300UL
29#define IMX_CCM_LPUART0102_CLK 0x300UL
30#define IMX_CCM_LPUART2_CLK 0x301UL
31#define IMX_CCM_LPUART0304_CLK 0x301UL
32#define IMX_CCM_LPUART3_CLK 0x302UL
33#define IMX_CCM_LPUART0506_CLK 0x302UL
34#define IMX_CCM_LPUART4_CLK 0x303UL
35#define IMX_CCM_LPUART0708_CLK 0x303UL
36#define IMX_CCM_LPUART5_CLK 0x304UL
37#define IMX_CCM_LPUART0910_CLK 0x304UL
38#define IMX_CCM_LPUART6_CLK 0x305UL
39#define IMX_CCM_LPUART1112_CLK 0x305UL
40#define IMX_CCM_LPUART7_CLK 0x306UL
41#define IMX_CCM_LPUART8_CLK 0x307UL
42#define IMX_CCM_LPUART9_CLK 0x308UL
43#define IMX_CCM_LPUART10_CLK 0x309UL
44#define IMX_CCM_LPUART11_CLK 0x30aUL
45#define IMX_CCM_LPUART12_CLK 0x30bUL
46
47/* LPI2C */
48#define IMX_CCM_LPI2C_CLK 0x400UL
49#define IMX_CCM_LPI2C0102_CLK 0x400UL
50#define IMX_CCM_LPI2C1_CLK 0x400UL
51#define IMX_CCM_LPI2C2_CLK 0x401UL
52#define IMX_CCM_LPI2C0304_CLK 0x401UL
53#define IMX_CCM_LPI2C3_CLK 0x402UL
54#define IMX_CCM_LPI2C4_CLK 0x403UL
55#define IMX_CCM_LPI2C0506_CLK 0x402UL
56#define IMX_CCM_LPI2C5_CLK 0x404UL
57#define IMX_CCM_LPI2C6_CLK 0x405UL
58#define IMX_CCM_LPI2C0708_CLK 0x403UL
59#define IMX_CCM_LPI2C7_CLK 0x406UL
60#define IMX_CCM_LPI2C8_CLK 0x407UL
61
62/* LPSPI */
63#define IMX_CCM_LPSPI_CLK 0x500UL
64#define IMX_CCM_LPSPI0102_CLK 0x500UL
65#define IMX_CCM_LPSPI1_CLK 0x500UL
66#define IMX_CCM_LPSPI2_CLK 0x501UL
67#define IMX_CCM_LPSPI0304_CLK 0x501UL
68#define IMX_CCM_LPSPI3_CLK 0x502UL
69#define IMX_CCM_LPSPI4_CLK 0x503UL
70#define IMX_CCM_LPSPI0506_CLK 0x502UL
71#define IMX_CCM_LPSPI5_CLK 0x504UL
72#define IMX_CCM_LPSPI6_CLK 0x505UL
73#define IMX_CCM_LPSPI7_CLK 0x506UL
74#define IMX_CCM_LPSPI8_CLK 0x507UL
75
76/* USDHC */
77#define IMX_CCM_USDHC1_CLK 0x600UL
78#define IMX_CCM_USDHC2_CLK 0x601UL
80#define IMX_CCM_USDHC3_CLK 0x602UL
81
82/* DMA */
83#define IMX_CCM_EDMA_CLK 0x700UL
84#define IMX_CCM_EDMA_LPSR_CLK 0x701UL
85#define IMX_CCM_EDMA3_CLK 0x700UL
86#define IMX_CCM_EDMA4_CLK 0x701UL
87
88/* PWM */
89#define IMX_CCM_PWM_CLK 0x800UL
90
91/* CAN */
92#define IMX_CCM_CAN_CLK 0x900UL
93#define IMX_CCM_CAN1_CLK 0x900UL
94#define IMX_CCM_CAN2_CLK 0x901UL
95#define IMX_CCM_CAN3_CLK 0x902UL
96
97/* GPT */
98#define IMX_CCM_GPT_CLK 0x1000UL
99#define IMX_CCM_GPT1_CLK 0x1000UL
100#define IMX_CCM_GPT2_CLK 0x1001UL
101#define IMX_CCM_GPT3_CLK 0x1002UL
102#define IMX_CCM_GPT4_CLK 0x1003UL
103#define IMX_CCM_GPT5_CLK 0x1004UL
104#define IMX_CCM_GPT6_CLK 0x1005UL
105
106/* SAI */
107#define IMX_CCM_SAI1_CLK 0x1100UL
108#define IMX_CCM_SAI2_CLK 0x1101UL
109#define IMX_CCM_SAI3_CLK 0x1102UL
110#define IMX_CCM_SAI4_CLK 0x1103UL
111
112/* ENET */
113#define IMX_CCM_ENET_CLK 0x1200UL
114#define IMX_CCM_ENET_PLL 0x1201UL
115#define IMX_CCM_ENET1G_CLK 0x1202UL
116#define IMX_CCM_ENET1G_PLL 0x1203UL
117
118/* FLEXSPI */
119#define IMX_CCM_FLEXSPI_CLK 0x1300UL
120#define IMX_CCM_FLEXSPI2_CLK 0x1301UL
121
122/* PIT */
123#define IMX_CCM_PIT_CLK 0x1400UL
124#define IMX_CCM_PIT1_CLK 0x1401UL
125
126/* ADC */
127#define IMX_CCM_LPADC1_CLK 0x1500UL
128#define IMX_CCM_LPADC2_CLK 0x1501UL
129#define IMX_CCM_SAR_ADC1_CLK 0x1500UL
130
131/* TPM */
132#define IMX_CCM_TPM_CLK 0x1600UL
133#define IMX_CCM_TPM1_CLK 0x1600UL
134#define IMX_CCM_TPM2_CLK 0x1601UL
135#define IMX_CCM_TPM3_CLK 0x1602UL
136#define IMX_CCM_TPM4_CLK 0x1603UL
137#define IMX_CCM_TPM5_CLK 0x1604UL
138#define IMX_CCM_TPM6_CLK 0x1605UL
139
140/* FLEXIO */
141#define IMX_CCM_FLEXIO_CLK 0x1700UL
142#define IMX_CCM_FLEXIO1_CLK 0x1700UL
143#define IMX_CCM_FLEXIO2_CLK 0x1701UL
144
145/* NETC */
146#define IMX_CCM_NETC_CLK 0x1800UL
147
148/* MIPI CSI2RX */
149#define IMX_CCM_MIPI_CSI2RX_ROOT_CLK 0x1900UL
150#define IMX_CCM_MIPI_CSI2RX_UI_CLK 0x2000UL
151#define IMX_CCM_MIPI_CSI2RX_ESC_CLK 0x2100UL
152
153/* I3C */
154#define IMX_CCM_I3C_CLK 0x2200UL
155#define IMX_CCM_I3C1_CLK 0x2200UL
156#define IMX_CCM_I3C2_CLK 0x2201UL
157
158/* LPIT */
159#define IMX_CCM_LPIT_CLK 0x2300UL
160#define IMX_CCM_LPIT1_CLK 0x2300UL
161#define IMX_CCM_LPIT2_CLK 0x2301UL
162#define IMX_CCM_LPIT3_CLK 0x2302UL
163
164/* KPP */
165#define IMX_CCM_KPP_CLK 0x2400UL
166
167/* USB */
168#define IMX_CCM_USB_CLK 0x2500UL
169#define IMX_CCM_USB_PHY_CLK 0x2600UL
170
172#define IMX_CCM_SYSCTR_BASE_CLK 0x2700UL
174#define IMX_CCM_SYSCTR_SLOW_CLK 0x2701UL
175
177#define IMX_CCM_PDM_CLK 0x2800UL
178
179/* XBAR */
181#define IMX_CCM_XBAR1_CLK 0x2900UL
183#define IMX_CCM_XBAR2_CLK 0x2901UL
185#define IMX_CCM_XBAR3_CLK 0x2902UL
186
187/* ENC (EQDC) */
189#define IMX_CCM_ENC1_CLK 0x2A00UL
191#define IMX_CCM_ENC2_CLK 0x2A01UL
193#define IMX_CCM_ENC3_CLK 0x2A02UL
195#define IMX_CCM_ENC4_CLK 0x2A03UL
196
197/* QTMR */
198#define IMX_CCM_QTMR_CLK 0x6000UL
199#define IMX_CCM_QTMR1_CLK 0x6000UL
200#define IMX_CCM_QTMR2_CLK 0x6001UL
201#define IMX_CCM_QTMR3_CLK 0x6002UL
202#define IMX_CCM_QTMR4_CLK 0x6003UL
203
204/* MEDIA */
205#define IMX_CCM_MEDIA_AXI_CLK 0x3000UL
206#define IMX_CCM_MEDIA_APB_CLK 0x3100UL
207#define IMX_CCM_MEDIA_DISP_PIX_CLK 0x3200UL
208#define IMX_CCM_MEDIA_LDB_CLK 0x3300UL
209#define IMX_CCM_MIPI_PHY_CFG_CLK 0x3400UL
210#define IMX_CCM_CAM_PIX_CLK 0x3500UL
211
212#endif /* ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_IMX_CCM_REV2_H_ */