#include <zephyr/dt-bindings/dt-util.h>

Macros
#define	NXP_S32_MSCR_SSS_SHIFT 0U

#define	NXP_S32_MSCR_SSS_MASK BIT_MASK(3)

#define	NXP_S32_IMCR_SSS_SHIFT 3U

#define	NXP_S32_IMCR_SSS_MASK BIT_MASK(4)

#define	NXP_S32_IMCR_IDX_SHIFT 7U

#define	NXP_S32_IMCR_IDX_MASK BIT_MASK(9)

#define	NXP_S32_MSCR_IDX_SHIFT 16U

#define	NXP_S32_MSCR_IDX_MASK BIT_MASK(9)

#define	NXP_S32_SIUL2_IDX_SHIFT 25U

#define	NXP_S32_SIUL2_IDX_MASK BIT_MASK(3)

#define	NXP_S32_PINMUX_MSCR_SSS(cfg) (((cfg) & NXP_S32_MSCR_SSS_MASK) << NXP_S32_MSCR_SSS_SHIFT)

#define	NXP_S32_PINMUX_IMCR_SSS(cfg) (((cfg) & NXP_S32_IMCR_SSS_MASK) << NXP_S32_IMCR_SSS_SHIFT)

#define	NXP_S32_PINMUX_IMCR_IDX(cfg) (((cfg) & NXP_S32_IMCR_IDX_MASK) << NXP_S32_IMCR_IDX_SHIFT)

#define	NXP_S32_PINMUX_MSCR_IDX(cfg) (((cfg) & NXP_S32_MSCR_IDX_MASK) << NXP_S32_MSCR_IDX_SHIFT)

#define	NXP_S32_PINMUX_SIUL2_IDX(cfg) (((cfg) & NXP_S32_SIUL2_IDX_MASK) << NXP_S32_SIUL2_IDX_SHIFT)

#define	NXP_S32_PINMUX_GET_MSCR_SSS(cfg) (((cfg) >> NXP_S32_MSCR_SSS_SHIFT) & NXP_S32_MSCR_SSS_MASK)

#define	NXP_S32_PINMUX_GET_IMCR_SSS(cfg) (((cfg) >> NXP_S32_IMCR_SSS_SHIFT) & NXP_S32_IMCR_SSS_MASK)

#define	NXP_S32_PINMUX_GET_IMCR_IDX(cfg) (((cfg) >> NXP_S32_IMCR_IDX_SHIFT) & NXP_S32_IMCR_IDX_MASK)

#define	NXP_S32_PINMUX_GET_MSCR_IDX(cfg) (((cfg) >> NXP_S32_MSCR_IDX_SHIFT) & NXP_S32_MSCR_IDX_MASK)

#define	NXP_S32_PINMUX_GET_SIUL2_IDX(cfg) (((cfg) >> NXP_S32_SIUL2_IDX_SHIFT) & NXP_S32_SIUL2_IDX_MASK)

#define	NXP_S32_PINMUX(siul2_idx, mscr_idx, mscr_sss, imcr_idx, imcr_sss)
	Utility macro to build NXP S32 pinmux property for pinctrl nodes.

Macro Definition Documentation

◆ NXP_S32_IMCR_IDX_MASK

#define NXP_S32_IMCR_IDX_MASK BIT_MASK(9)

◆ NXP_S32_IMCR_IDX_SHIFT

#define NXP_S32_IMCR_IDX_SHIFT 7U

◆ NXP_S32_IMCR_SSS_MASK

#define NXP_S32_IMCR_SSS_MASK BIT_MASK(4)

◆ NXP_S32_IMCR_SSS_SHIFT

#define NXP_S32_IMCR_SSS_SHIFT 3U

◆ NXP_S32_MSCR_IDX_MASK

#define NXP_S32_MSCR_IDX_MASK BIT_MASK(9)

◆ NXP_S32_MSCR_IDX_SHIFT

#define NXP_S32_MSCR_IDX_SHIFT 16U

◆ NXP_S32_MSCR_SSS_MASK

#define NXP_S32_MSCR_SSS_MASK BIT_MASK(3)

◆ NXP_S32_MSCR_SSS_SHIFT

#define NXP_S32_MSCR_SSS_SHIFT 0U

◆ NXP_S32_PINMUX

#define NXP_S32_PINMUX	(	siul2_idx,
		mscr_idx,
		mscr_sss,
		imcr_idx,
		imcr_sss
	)

Value:

        (NXP_S32_PINMUX_SIUL2_IDX(siul2_idx) | NXP_S32_PINMUX_MSCR_IDX(mscr_idx)        \
         | NXP_S32_PINMUX_MSCR_SSS(mscr_sss) | NXP_S32_PINMUX_IMCR_IDX(imcr_idx)        \
         | NXP_S32_PINMUX_IMCR_SSS(imcr_sss))

Utility macro to build NXP S32 pinmux property for pinctrl nodes.

Parameters

siul2_idx	SIUL2 instance index
mscr_idx	Multiplexed Signal Configuration Register (MSCR) index
mscr_sss	Output mux Source Signal Selection (MSCR.SSS)
imcr_idx	Input Multiplexed Signal Configuration Register (IMCR) index
imcr_sss	Input mux Source Signal Selection (IMCR.SSS)

◆ NXP_S32_PINMUX_GET_IMCR_IDX

#define NXP_S32_PINMUX_GET_IMCR_IDX ( cfg ) (((cfg) >> NXP_S32_IMCR_IDX_SHIFT) & NXP_S32_IMCR_IDX_MASK)

◆ NXP_S32_PINMUX_GET_IMCR_SSS

#define NXP_S32_PINMUX_GET_IMCR_SSS ( cfg ) (((cfg) >> NXP_S32_IMCR_SSS_SHIFT) & NXP_S32_IMCR_SSS_MASK)

◆ NXP_S32_PINMUX_GET_MSCR_IDX

#define NXP_S32_PINMUX_GET_MSCR_IDX ( cfg ) (((cfg) >> NXP_S32_MSCR_IDX_SHIFT) & NXP_S32_MSCR_IDX_MASK)

◆ NXP_S32_PINMUX_GET_MSCR_SSS

#define NXP_S32_PINMUX_GET_MSCR_SSS ( cfg ) (((cfg) >> NXP_S32_MSCR_SSS_SHIFT) & NXP_S32_MSCR_SSS_MASK)

◆ NXP_S32_PINMUX_GET_SIUL2_IDX

#define NXP_S32_PINMUX_GET_SIUL2_IDX ( cfg ) (((cfg) >> NXP_S32_SIUL2_IDX_SHIFT) & NXP_S32_SIUL2_IDX_MASK)

◆ NXP_S32_PINMUX_IMCR_IDX

#define NXP_S32_PINMUX_IMCR_IDX ( cfg ) (((cfg) & NXP_S32_IMCR_IDX_MASK) << NXP_S32_IMCR_IDX_SHIFT)

◆ NXP_S32_PINMUX_IMCR_SSS

#define NXP_S32_PINMUX_IMCR_SSS ( cfg ) (((cfg) & NXP_S32_IMCR_SSS_MASK) << NXP_S32_IMCR_SSS_SHIFT)

◆ NXP_S32_PINMUX_MSCR_IDX

#define NXP_S32_PINMUX_MSCR_IDX ( cfg ) (((cfg) & NXP_S32_MSCR_IDX_MASK) << NXP_S32_MSCR_IDX_SHIFT)

◆ NXP_S32_PINMUX_MSCR_SSS

#define NXP_S32_PINMUX_MSCR_SSS ( cfg ) (((cfg) & NXP_S32_MSCR_SSS_MASK) << NXP_S32_MSCR_SSS_SHIFT)

◆ NXP_S32_PINMUX_SIUL2_IDX

#define NXP_S32_PINMUX_SIUL2_IDX ( cfg ) (((cfg) & NXP_S32_SIUL2_IDX_MASK) << NXP_S32_SIUL2_IDX_SHIFT)

◆ NXP_S32_SIUL2_IDX_MASK

#define NXP_S32_SIUL2_IDX_MASK BIT_MASK(3)

◆ NXP_S32_SIUL2_IDX_SHIFT

#define NXP_S32_SIUL2_IDX_SHIFT 25U

Macros