Zephyr API Documentation 4.3.99
A Scalable Open Source RTOS
Loading...
Searching...
No Matches
ra6m1-elc.h File Reference

Renesas RA6M1 Event Link Controller (ELC) definitions. More...

Go to the source code of this file.

Macros

Event codes for Renesas RA6M1 Event Link Controller (ELC).
#define RA_ELC_EVENT_NONE   0x0
 Link disabled.
#define RA_ELC_EVENT_ICU_IRQ0   0x001
 External pin interrupt 0.
#define RA_ELC_EVENT_ICU_IRQ1   0x002
 External pin interrupt 1.
#define RA_ELC_EVENT_ICU_IRQ2   0x003
 External pin interrupt 2.
#define RA_ELC_EVENT_ICU_IRQ3   0x004
 External pin interrupt 3.
#define RA_ELC_EVENT_ICU_IRQ4   0x005
 External pin interrupt 4.
#define RA_ELC_EVENT_ICU_IRQ5   0x006
 External pin interrupt 5.
#define RA_ELC_EVENT_ICU_IRQ6   0x007
 External pin interrupt 6.
#define RA_ELC_EVENT_ICU_IRQ7   0x008
 External pin interrupt 7.
#define RA_ELC_EVENT_ICU_IRQ8   0x009
 External pin interrupt 8.
#define RA_ELC_EVENT_ICU_IRQ9   0x00A
 External pin interrupt 9.
#define RA_ELC_EVENT_ICU_IRQ10   0x00B
 External pin interrupt 10.
#define RA_ELC_EVENT_ICU_IRQ11   0x00C
 External pin interrupt 11.
#define RA_ELC_EVENT_ICU_IRQ12   0x00D
 External pin interrupt 12.
#define RA_ELC_EVENT_ICU_IRQ13   0x00E
 External pin interrupt 13.
#define RA_ELC_EVENT_DMAC0_INT   0x020
 DMAC0 transfer end.
#define RA_ELC_EVENT_DMAC1_INT   0x021
 DMAC1 transfer end.
#define RA_ELC_EVENT_DMAC2_INT   0x022
 DMAC2 transfer end.
#define RA_ELC_EVENT_DMAC3_INT   0x023
 DMAC3 transfer end.
#define RA_ELC_EVENT_DMAC4_INT   0x024
 DMAC4 transfer end.
#define RA_ELC_EVENT_DMAC5_INT   0x025
 DMAC5 transfer end.
#define RA_ELC_EVENT_DMAC6_INT   0x026
 DMAC6 transfer end.
#define RA_ELC_EVENT_DMAC7_INT   0x027
 DMAC7 transfer end.
#define RA_ELC_EVENT_DTC_COMPLETE   0x029
 DTC transfer complete.
#define RA_ELC_EVENT_DTC_END   0x02A
 DTC transfer end.
#define RA_ELC_EVENT_ICU_SNOOZE_CANCEL   0x02D
 Canceling from Snooze mode.
#define RA_ELC_EVENT_FCU_FIFERR   0x030
 Flash access error interrupt.
#define RA_ELC_EVENT_FCU_FRDYI   0x031
 Flash ready interrupt.
#define RA_ELC_EVENT_LVD_LVD1   0x038
 Voltage monitor 1 interrupt.
#define RA_ELC_EVENT_LVD_LVD2   0x039
 Voltage monitor 2 interrupt.
#define RA_ELC_EVENT_CGC_MOSC_STOP   0x03B
 Main Clock oscillation stop.
#define RA_ELC_EVENT_LPM_SNOOZE_REQUEST   0x03C
 Snooze entry.
#define RA_ELC_EVENT_AGT0_INT   0x040
 AGT interrupt.
#define RA_ELC_EVENT_AGT0_COMPARE_A   0x041
 Compare match A.
#define RA_ELC_EVENT_AGT0_COMPARE_B   0x042
 Compare match B.
#define RA_ELC_EVENT_AGT1_INT   0x043
 AGT interrupt.
#define RA_ELC_EVENT_AGT1_COMPARE_A   0x044
 Compare match A.
#define RA_ELC_EVENT_AGT1_COMPARE_B   0x045
 Compare match B.
#define RA_ELC_EVENT_IWDT_UNDERFLOW   0x046
 IWDT underflow.
#define RA_ELC_EVENT_WDT_UNDERFLOW   0x047
 WDT underflow.
#define RA_ELC_EVENT_RTC_ALARM   0x048
 Alarm interrupt.
#define RA_ELC_EVENT_RTC_PERIOD   0x049
 Periodic interrupt.
#define RA_ELC_EVENT_RTC_CARRY   0x04A
 Carry interrupt.
#define RA_ELC_EVENT_ADC0_SCAN_END   0x04B
 End of A/D scanning operation.
#define RA_ELC_EVENT_ADC0_SCAN_END_B   0x04C
 A/D scan end interrupt for group B.
#define RA_ELC_EVENT_ADC0_WINDOW_A   0x04D
 Window A Compare match interrupt.
#define RA_ELC_EVENT_ADC0_WINDOW_B   0x04E
 Window B Compare match interrupt.
#define RA_ELC_EVENT_ADC0_COMPARE_MATCH   0x04F
 Compare match.
#define RA_ELC_EVENT_ADC0_COMPARE_MISMATCH   0x050
 Compare mismatch.
#define RA_ELC_EVENT_ADC1_SCAN_END   0x051
 End of A/D scanning operation.
#define RA_ELC_EVENT_ADC1_SCAN_END_B   0x052
 A/D scan end interrupt for group B.
#define RA_ELC_EVENT_ADC1_WINDOW_A   0x053
 Window A Compare match interrupt.
#define RA_ELC_EVENT_ADC1_WINDOW_B   0x054
 Window B Compare match interrupt.
#define RA_ELC_EVENT_ADC1_COMPARE_MATCH   0x055
 Compare match.
#define RA_ELC_EVENT_ADC1_COMPARE_MISMATCH   0x056
 Compare mismatch.
#define RA_ELC_EVENT_ACMPHS0_INT   0x057
 High Speed analog comparator channel 0.
#define RA_ELC_EVENT_ACMPHS1_INT   0x058
 High Speed analog comparator channel 1.
#define RA_ELC_EVENT_ACMPHS2_INT   0x059
 High Speed analog comparator channel 2.
#define RA_ELC_EVENT_ACMPHS3_INT   0x05A
 High Speed analog comparator channel 3.
#define RA_ELC_EVENT_ACMPHS4_INT   0x05B
 High Speed analog comparator channel 4.
#define RA_ELC_EVENT_ACMPHS5_INT   0x05C
 High Speed analog comparator channel 5.
#define RA_ELC_EVENT_USBFS_FIFO_0   0x05F
 DMA/DTC transfer request 0.
#define RA_ELC_EVENT_USBFS_FIFO_1   0x060
 DMA/DTC transfer request 1.
#define RA_ELC_EVENT_USBFS_INT   0x061
 USBFS interrupt.
#define RA_ELC_EVENT_USBFS_RESUME   0x062
 USBFS resume interrupt.
#define RA_ELC_EVENT_IIC0_RXI   0x063
 Receive data full.
#define RA_ELC_EVENT_IIC0_TXI   0x064
 Transmit data empty.
#define RA_ELC_EVENT_IIC0_TEI   0x065
 Transmit end.
#define RA_ELC_EVENT_IIC0_ERI   0x066
 Transfer error.
#define RA_ELC_EVENT_IIC0_WUI   0x067
 Wakeup interrupt.
#define RA_ELC_EVENT_IIC1_RXI   0x068
 Receive data full.
#define RA_ELC_EVENT_IIC1_TXI   0x069
 Transmit data empty.
#define RA_ELC_EVENT_IIC1_TEI   0x06A
 Transmit end.
#define RA_ELC_EVENT_IIC1_ERI   0x06B
 Transfer error.
#define RA_ELC_EVENT_SSI0_TXI   0x072
 Transmit data empty.
#define RA_ELC_EVENT_SSI0_RXI   0x073
 Receive data full.
#define RA_ELC_EVENT_SSI0_INT   0x075
 Error interrupt.
#define RA_ELC_EVENT_SRC_INPUT_FIFO_EMPTY   0x07A
 Input FIFO empty.
#define RA_ELC_EVENT_SRC_OUTPUT_FIFO_FULL   0x07B
 Output FIFO full.
#define RA_ELC_EVENT_SRC_OUTPUT_FIFO_OVERFLOW   0x07C
 Output FIFO overflow.
#define RA_ELC_EVENT_SRC_OUTPUT_FIFO_UNDERFLOW   0x07D
 Output FIFO underflow.
#define RA_ELC_EVENT_SRC_CONVERSION_END   0x07E
 Conversion end.
#define RA_ELC_EVENT_CTSU_WRITE   0x082
 Write request interrupt.
#define RA_ELC_EVENT_CTSU_READ   0x083
 Measurement data transfer interrupt.
#define RA_ELC_EVENT_CTSU_END   0x084
 Measurement end interrupt.
#define RA_ELC_EVENT_KEY_INT   0x085
 Key interrupt.
#define RA_ELC_EVENT_DOC_INT   0x086
 Data operation circuit interrupt.
#define RA_ELC_EVENT_CAC_FREQUENCY_ERROR   0x087
 Frequency error interrupt.
#define RA_ELC_EVENT_CAC_MEASUREMENT_END   0x088
 Measurement end interrupt.
#define RA_ELC_EVENT_CAC_OVERFLOW   0x089
 Overflow interrupt.
#define RA_ELC_EVENT_CAN0_ERROR   0x08A
 Error interrupt.
#define RA_ELC_EVENT_CAN0_FIFO_RX   0x08B
 Receive FIFO interrupt.
#define RA_ELC_EVENT_CAN0_FIFO_TX   0x08C
 Transmit FIFO interrupt.
#define RA_ELC_EVENT_CAN0_MAILBOX_RX   0x08D
 Reception complete interrupt.
#define RA_ELC_EVENT_CAN0_MAILBOX_TX   0x08E
 Transmission complete interrupt.
#define RA_ELC_EVENT_CAN1_ERROR   0x08F
 Error interrupt.
#define RA_ELC_EVENT_CAN1_FIFO_RX   0x090
 Receive FIFO interrupt.
#define RA_ELC_EVENT_CAN1_FIFO_TX   0x091
 Transmit FIFO interrupt.
#define RA_ELC_EVENT_CAN1_MAILBOX_RX   0x092
 Reception complete interrupt.
#define RA_ELC_EVENT_CAN1_MAILBOX_TX   0x093
 Transmission complete interrupt.
#define RA_ELC_EVENT_IOPORT_EVENT_1   0x094
 Port 1 event.
#define RA_ELC_EVENT_IOPORT_EVENT_2   0x095
 Port 2 event.
#define RA_ELC_EVENT_IOPORT_EVENT_3   0x096
 Port 3 event.
#define RA_ELC_EVENT_IOPORT_EVENT_4   0x097
 Port 4 event.
#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_0   0x098
 Software event 0.
#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_1   0x099
 Software event 1.
#define RA_ELC_EVENT_POEG0_EVENT   0x09A
 Port Output disable 0 interrupt.
#define RA_ELC_EVENT_POEG1_EVENT   0x09B
 Port Output disable 1 interrupt.
#define RA_ELC_EVENT_POEG2_EVENT   0x09C
 Port Output disable 2 interrupt.
#define RA_ELC_EVENT_POEG3_EVENT   0x09D
 Port Output disable 3 interrupt.
#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_A   0x0B0
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_B   0x0B1
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT0_COMPARE_C   0x0B2
 Compare match C.
#define RA_ELC_EVENT_GPT0_COMPARE_D   0x0B3
 Compare match D.
#define RA_ELC_EVENT_GPT0_COMPARE_E   0x0B4
 Compare match E.
#define RA_ELC_EVENT_GPT0_COMPARE_F   0x0B5
 Compare match F.
#define RA_ELC_EVENT_GPT0_COUNTER_OVERFLOW   0x0B6
 Overflow.
#define RA_ELC_EVENT_GPT0_COUNTER_UNDERFLOW   0x0B7
 Underflow.
#define RA_ELC_EVENT_GPT0_AD_TRIG_A   0x0B8
 A/D converter start request A.
#define RA_ELC_EVENT_GPT0_AD_TRIG_B   0x0B9
 A/D converter start request B.
#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_A   0x0BA
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_B   0x0BB
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT1_COMPARE_C   0x0BC
 Compare match C.
#define RA_ELC_EVENT_GPT1_COMPARE_D   0x0BD
 Compare match D.
#define RA_ELC_EVENT_GPT1_COMPARE_E   0x0BE
 Compare match E.
#define RA_ELC_EVENT_GPT1_COMPARE_F   0x0BF
 Compare match F.
#define RA_ELC_EVENT_GPT1_COUNTER_OVERFLOW   0x0C0
 Overflow.
#define RA_ELC_EVENT_GPT1_COUNTER_UNDERFLOW   0x0C1
 Underflow.
#define RA_ELC_EVENT_GPT1_AD_TRIG_A   0x0C2
 A/D converter start request A.
#define RA_ELC_EVENT_GPT1_AD_TRIG_B   0x0C3
 A/D converter start request B.
#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_A   0x0C4
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_B   0x0C5
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT2_COMPARE_C   0x0C6
 Compare match C.
#define RA_ELC_EVENT_GPT2_COMPARE_D   0x0C7
 Compare match D.
#define RA_ELC_EVENT_GPT2_COMPARE_E   0x0C8
 Compare match E.
#define RA_ELC_EVENT_GPT2_COMPARE_F   0x0C9
 Compare match F.
#define RA_ELC_EVENT_GPT2_COUNTER_OVERFLOW   0x0CA
 Overflow.
#define RA_ELC_EVENT_GPT2_COUNTER_UNDERFLOW   0x0CB
 Underflow.
#define RA_ELC_EVENT_GPT2_AD_TRIG_A   0x0CC
 A/D converter start request A.
#define RA_ELC_EVENT_GPT2_AD_TRIG_B   0x0CD
 A/D converter start request B.
#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_A   0x0CE
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_B   0x0CF
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT3_COMPARE_C   0x0D0
 Compare match C.
#define RA_ELC_EVENT_GPT3_COMPARE_D   0x0D1
 Compare match D.
#define RA_ELC_EVENT_GPT3_COMPARE_E   0x0D2
 Compare match E.
#define RA_ELC_EVENT_GPT3_COMPARE_F   0x0D3
 Compare match F.
#define RA_ELC_EVENT_GPT3_COUNTER_OVERFLOW   0x0D4
 Overflow.
#define RA_ELC_EVENT_GPT3_COUNTER_UNDERFLOW   0x0D5
 Underflow.
#define RA_ELC_EVENT_GPT3_AD_TRIG_A   0x0D6
 A/D converter start request A.
#define RA_ELC_EVENT_GPT3_AD_TRIG_B   0x0D7
 A/D converter start request B.
#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_A   0x0D8
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_B   0x0D9
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT4_COMPARE_C   0x0DA
 Compare match C.
#define RA_ELC_EVENT_GPT4_COMPARE_D   0x0DB
 Compare match D.
#define RA_ELC_EVENT_GPT4_COMPARE_E   0x0DC
 Compare match E.
#define RA_ELC_EVENT_GPT4_COMPARE_F   0x0DD
 Compare match F.
#define RA_ELC_EVENT_GPT4_COUNTER_OVERFLOW   0x0DE
 Overflow.
#define RA_ELC_EVENT_GPT4_COUNTER_UNDERFLOW   0x0DF
 Underflow.
#define RA_ELC_EVENT_GPT4_AD_TRIG_A   0x0E0
 A/D converter start request A.
#define RA_ELC_EVENT_GPT4_AD_TRIG_B   0x0E1
 A/D converter start request B.
#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_A   0x0E2
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_B   0x0E3
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT5_COMPARE_C   0x0E4
 Compare match C.
#define RA_ELC_EVENT_GPT5_COMPARE_D   0x0E5
 Compare match D.
#define RA_ELC_EVENT_GPT5_COMPARE_E   0x0E6
 Compare match E.
#define RA_ELC_EVENT_GPT5_COMPARE_F   0x0E7
 Compare match F.
#define RA_ELC_EVENT_GPT5_COUNTER_OVERFLOW   0x0E8
 Overflow.
#define RA_ELC_EVENT_GPT5_COUNTER_UNDERFLOW   0x0E9
 Underflow.
#define RA_ELC_EVENT_GPT5_AD_TRIG_A   0x0EA
 A/D converter start request A.
#define RA_ELC_EVENT_GPT5_AD_TRIG_B   0x0EB
 A/D converter start request B.
#define RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_A   0x0EC
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_B   0x0ED
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT6_COMPARE_C   0x0EE
 Compare match C.
#define RA_ELC_EVENT_GPT6_COMPARE_D   0x0EF
 Compare match D.
#define RA_ELC_EVENT_GPT6_COMPARE_E   0x0F0
 Compare match E.
#define RA_ELC_EVENT_GPT6_COMPARE_F   0x0F1
 Compare match F.
#define RA_ELC_EVENT_GPT6_COUNTER_OVERFLOW   0x0F2
 Overflow.
#define RA_ELC_EVENT_GPT6_COUNTER_UNDERFLOW   0x0F3
 Underflow.
#define RA_ELC_EVENT_GPT6_AD_TRIG_A   0x0F4
 A/D converter start request A.
#define RA_ELC_EVENT_GPT6_AD_TRIG_B   0x0F5
 A/D converter start request B.
#define RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_A   0x0F6
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_B   0x0F7
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT7_COMPARE_C   0x0F8
 Compare match C.
#define RA_ELC_EVENT_GPT7_COMPARE_D   0x0F9
 Compare match D.
#define RA_ELC_EVENT_GPT7_COMPARE_E   0x0FA
 Compare match E.
#define RA_ELC_EVENT_GPT7_COMPARE_F   0x0FB
 Compare match F.
#define RA_ELC_EVENT_GPT7_COUNTER_OVERFLOW   0x0FC
 Overflow.
#define RA_ELC_EVENT_GPT7_COUNTER_UNDERFLOW   0x0FD
 Underflow.
#define RA_ELC_EVENT_GPT7_AD_TRIG_A   0x0FE
 A/D converter start request A.
#define RA_ELC_EVENT_GPT7_AD_TRIG_B   0x0FF
 A/D converter start request B.
#define RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_A   0x100
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_B   0x101
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT8_COMPARE_C   0x102
 Compare match C.
#define RA_ELC_EVENT_GPT8_COMPARE_D   0x103
 Compare match D.
#define RA_ELC_EVENT_GPT8_COMPARE_E   0x104
 Compare match E.
#define RA_ELC_EVENT_GPT8_COMPARE_F   0x105
 Compare match F.
#define RA_ELC_EVENT_GPT8_COUNTER_OVERFLOW   0x106
 Overflow.
#define RA_ELC_EVENT_GPT8_COUNTER_UNDERFLOW   0x107
 Underflow.
#define RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_A   0x10A
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_B   0x10B
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT9_COMPARE_C   0x10C
 Compare match C.
#define RA_ELC_EVENT_GPT9_COMPARE_D   0x10D
 Compare match D.
#define RA_ELC_EVENT_GPT9_COMPARE_E   0x10E
 Compare match E.
#define RA_ELC_EVENT_GPT9_COMPARE_F   0x10F
 Compare match F.
#define RA_ELC_EVENT_GPT9_COUNTER_OVERFLOW   0x110
 Overflow.
#define RA_ELC_EVENT_GPT9_COUNTER_UNDERFLOW   0x111
 Underflow.
#define RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_A   0x114
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_B   0x115
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT10_COMPARE_C   0x116
 Compare match C.
#define RA_ELC_EVENT_GPT10_COMPARE_D   0x117
 Compare match D.
#define RA_ELC_EVENT_GPT10_COMPARE_E   0x118
 Compare match E.
#define RA_ELC_EVENT_GPT10_COMPARE_F   0x119
 Compare match F.
#define RA_ELC_EVENT_GPT10_COUNTER_OVERFLOW   0x11A
 Overflow.
#define RA_ELC_EVENT_GPT10_COUNTER_UNDERFLOW   0x11B
 Underflow.
#define RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_A   0x11E
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_B   0x11F
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT11_COMPARE_C   0x120
 Compare match C.
#define RA_ELC_EVENT_GPT11_COMPARE_D   0x121
 Compare match D.
#define RA_ELC_EVENT_GPT11_COMPARE_E   0x122
 Compare match E.
#define RA_ELC_EVENT_GPT11_COMPARE_F   0x123
 Compare match F.
#define RA_ELC_EVENT_GPT11_COUNTER_OVERFLOW   0x124
 Overflow.
#define RA_ELC_EVENT_GPT11_COUNTER_UNDERFLOW   0x125
 Underflow.
#define RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_A   0x128
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_B   0x129
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT12_COMPARE_C   0x12A
 Compare match C.
#define RA_ELC_EVENT_GPT12_COMPARE_D   0x12B
 Compare match D.
#define RA_ELC_EVENT_GPT12_COMPARE_E   0x12C
 Compare match E.
#define RA_ELC_EVENT_GPT12_COMPARE_F   0x12D
 Compare match F.
#define RA_ELC_EVENT_GPT12_COUNTER_OVERFLOW   0x12E
 Overflow.
#define RA_ELC_EVENT_GPT12_COUNTER_UNDERFLOW   0x12F
 Underflow.
#define RA_ELC_EVENT_OPS_UVW_EDGE   0x150
 UVW edge event.
#define RA_ELC_EVENT_SCI0_RXI   0x174
 Receive data full.
#define RA_ELC_EVENT_SCI0_TXI   0x175
 Transmit data empty.
#define RA_ELC_EVENT_SCI0_TEI   0x176
 Transmit end.
#define RA_ELC_EVENT_SCI0_ERI   0x177
 Receive error.
#define RA_ELC_EVENT_SCI0_AM   0x178
 Address match event.
#define RA_ELC_EVENT_SCI0_RXI_OR_ERI   0x179
 Receive data full/Receive error.
#define RA_ELC_EVENT_SCI1_RXI   0x17A
 Receive data full.
#define RA_ELC_EVENT_SCI1_TXI   0x17B
 Transmit data empty.
#define RA_ELC_EVENT_SCI1_TEI   0x17C
 Transmit end.
#define RA_ELC_EVENT_SCI1_ERI   0x17D
 Receive error.
#define RA_ELC_EVENT_SCI1_AM   0x17E
 Address match event.
#define RA_ELC_EVENT_SCI2_RXI   0x180
 Receive data full.
#define RA_ELC_EVENT_SCI2_TXI   0x181
 Transmit data empty.
#define RA_ELC_EVENT_SCI2_TEI   0x182
 Transmit end.
#define RA_ELC_EVENT_SCI2_ERI   0x183
 Receive error.
#define RA_ELC_EVENT_SCI2_AM   0x184
 Address match event.
#define RA_ELC_EVENT_SCI3_RXI   0x186
 Receive data full.
#define RA_ELC_EVENT_SCI3_TXI   0x187
 Transmit data empty.
#define RA_ELC_EVENT_SCI3_TEI   0x188
 Transmit end.
#define RA_ELC_EVENT_SCI3_ERI   0x189
 Receive error.
#define RA_ELC_EVENT_SCI3_AM   0x18A
 Address match event.
#define RA_ELC_EVENT_SCI4_RXI   0x18C
 Receive data full.
#define RA_ELC_EVENT_SCI4_TXI   0x18D
 Transmit data empty.
#define RA_ELC_EVENT_SCI4_TEI   0x18E
 Transmit end.
#define RA_ELC_EVENT_SCI4_ERI   0x18F
 Receive error.
#define RA_ELC_EVENT_SCI4_AM   0x190
 Address match event.
#define RA_ELC_EVENT_SCI8_RXI   0x1A4
 Receive data full.
#define RA_ELC_EVENT_SCI8_TXI   0x1A5
 Transmit data empty.
#define RA_ELC_EVENT_SCI8_TEI   0x1A6
 Transmit end.
#define RA_ELC_EVENT_SCI8_ERI   0x1A7
 Receive error.
#define RA_ELC_EVENT_SCI8_AM   0x1A8
 Address match event.
#define RA_ELC_EVENT_SCI9_RXI   0x1AA
 Receive data full.
#define RA_ELC_EVENT_SCI9_TXI   0x1AB
 Transmit data empty.
#define RA_ELC_EVENT_SCI9_TEI   0x1AC
 Transmit end.
#define RA_ELC_EVENT_SCI9_ERI   0x1AD
 Receive error.
#define RA_ELC_EVENT_SCI9_AM   0x1AE
 Address match event.
#define RA_ELC_EVENT_SPI0_RXI   0x1BC
 Receive buffer full.
#define RA_ELC_EVENT_SPI0_TXI   0x1BD
 Transmit buffer empty.
#define RA_ELC_EVENT_SPI0_IDLE   0x1BE
 Idle.
#define RA_ELC_EVENT_SPI0_ERI   0x1BF
 Error.
#define RA_ELC_EVENT_SPI0_TEI   0x1C0
 Transmission complete event.
#define RA_ELC_EVENT_SPI1_RXI   0x1C1
 Receive buffer full.
#define RA_ELC_EVENT_SPI1_TXI   0x1C2
 Transmit buffer empty.
#define RA_ELC_EVENT_SPI1_IDLE   0x1C3
 Idle.
#define RA_ELC_EVENT_SPI1_ERI   0x1C4
 Error.
#define RA_ELC_EVENT_SPI1_TEI   0x1C5
 Transmission complete event.
#define RA_ELC_EVENT_QSPI_INT   0x1C6
 QSPI interrupt.
#define RA_ELC_EVENT_SDHIMMC0_ACCS   0x1C7
 Card access.
#define RA_ELC_EVENT_SDHIMMC0_SDIO   0x1C8
 SDIO access.
#define RA_ELC_EVENT_SDHIMMC0_CARD   0x1C9
 Card detect.
#define RA_ELC_EVENT_SDHIMMC0_DMA_REQ   0x1CA
 DMA transfer request.
#define RA_ELC_EVENT_SDHIMMC1_ACCS   0x1CB
 Card access.
#define RA_ELC_EVENT_SDHIMMC1_SDIO   0x1CC
 SDIO access.
#define RA_ELC_EVENT_SDHIMMC1_CARD   0x1CD
 Card detect.
#define RA_ELC_EVENT_SDHIMMC1_DMA_REQ   0x1CE
 DMA transfer request.
Renesas RA ELC possible peripherals to be linked to event signals
#define RA_ELC_PERIPHERAL_GPT_A   0
 General PWM Timer A.
#define RA_ELC_PERIPHERAL_GPT_B   1
 General PWM Timer B.
#define RA_ELC_PERIPHERAL_GPT_C   2
 General PWM Timer C.
#define RA_ELC_PERIPHERAL_GPT_D   3
 General PWM Timer D.
#define RA_ELC_PERIPHERAL_GPT_E   4
 General PWM Timer E.
#define RA_ELC_PERIPHERAL_GPT_F   5
 General PWM Timer F.
#define RA_ELC_PERIPHERAL_GPT_G   6
 General PWM Timer G.
#define RA_ELC_PERIPHERAL_GPT_H   7
 General PWM Timer H.
#define RA_ELC_PERIPHERAL_ADC0   8
 ADC0.
#define RA_ELC_PERIPHERAL_ADC0_B   9
 ADC0 Group B.
#define RA_ELC_PERIPHERAL_ADC1   10
 ADC1.
#define RA_ELC_PERIPHERAL_ADC1_B   11
 ADC1 Group B.
#define RA_ELC_PERIPHERAL_DAC0   12
 DAC0.
#define RA_ELC_PERIPHERAL_DAC1   13
 DAC1.
#define RA_ELC_PERIPHERAL_IOPORT1   14
 IOPORT1.
#define RA_ELC_PERIPHERAL_IOPORT2   15
 IOPORT2.
#define RA_ELC_PERIPHERAL_IOPORT3   16
 IOPORT3.
#define RA_ELC_PERIPHERAL_IOPORT4   17
 IOPORT4.
#define RA_ELC_PERIPHERAL_CTSU   18
 CTSU.

Detailed Description

Renesas RA6M1 Event Link Controller (ELC) definitions.

Macro Definition Documentation

◆ RA_ELC_EVENT_ACMPHS0_INT

#define RA_ELC_EVENT_ACMPHS0_INT   0x057

High Speed analog comparator channel 0.

◆ RA_ELC_EVENT_ACMPHS1_INT

#define RA_ELC_EVENT_ACMPHS1_INT   0x058

High Speed analog comparator channel 1.

◆ RA_ELC_EVENT_ACMPHS2_INT

#define RA_ELC_EVENT_ACMPHS2_INT   0x059

High Speed analog comparator channel 2.

◆ RA_ELC_EVENT_ACMPHS3_INT

#define RA_ELC_EVENT_ACMPHS3_INT   0x05A

High Speed analog comparator channel 3.

◆ RA_ELC_EVENT_ACMPHS4_INT

#define RA_ELC_EVENT_ACMPHS4_INT   0x05B

High Speed analog comparator channel 4.

◆ RA_ELC_EVENT_ACMPHS5_INT

#define RA_ELC_EVENT_ACMPHS5_INT   0x05C

High Speed analog comparator channel 5.

◆ RA_ELC_EVENT_ADC0_COMPARE_MATCH

#define RA_ELC_EVENT_ADC0_COMPARE_MATCH   0x04F

Compare match.

◆ RA_ELC_EVENT_ADC0_COMPARE_MISMATCH

#define RA_ELC_EVENT_ADC0_COMPARE_MISMATCH   0x050

Compare mismatch.

◆ RA_ELC_EVENT_ADC0_SCAN_END

#define RA_ELC_EVENT_ADC0_SCAN_END   0x04B

End of A/D scanning operation.

◆ RA_ELC_EVENT_ADC0_SCAN_END_B

#define RA_ELC_EVENT_ADC0_SCAN_END_B   0x04C

A/D scan end interrupt for group B.

◆ RA_ELC_EVENT_ADC0_WINDOW_A

#define RA_ELC_EVENT_ADC0_WINDOW_A   0x04D

Window A Compare match interrupt.

◆ RA_ELC_EVENT_ADC0_WINDOW_B

#define RA_ELC_EVENT_ADC0_WINDOW_B   0x04E

Window B Compare match interrupt.

◆ RA_ELC_EVENT_ADC1_COMPARE_MATCH

#define RA_ELC_EVENT_ADC1_COMPARE_MATCH   0x055

Compare match.

◆ RA_ELC_EVENT_ADC1_COMPARE_MISMATCH

#define RA_ELC_EVENT_ADC1_COMPARE_MISMATCH   0x056

Compare mismatch.

◆ RA_ELC_EVENT_ADC1_SCAN_END

#define RA_ELC_EVENT_ADC1_SCAN_END   0x051

End of A/D scanning operation.

◆ RA_ELC_EVENT_ADC1_SCAN_END_B

#define RA_ELC_EVENT_ADC1_SCAN_END_B   0x052

A/D scan end interrupt for group B.

◆ RA_ELC_EVENT_ADC1_WINDOW_A

#define RA_ELC_EVENT_ADC1_WINDOW_A   0x053

Window A Compare match interrupt.

◆ RA_ELC_EVENT_ADC1_WINDOW_B

#define RA_ELC_EVENT_ADC1_WINDOW_B   0x054

Window B Compare match interrupt.

◆ RA_ELC_EVENT_AGT0_COMPARE_A

#define RA_ELC_EVENT_AGT0_COMPARE_A   0x041

Compare match A.

◆ RA_ELC_EVENT_AGT0_COMPARE_B

#define RA_ELC_EVENT_AGT0_COMPARE_B   0x042

Compare match B.

◆ RA_ELC_EVENT_AGT0_INT

#define RA_ELC_EVENT_AGT0_INT   0x040

AGT interrupt.

◆ RA_ELC_EVENT_AGT1_COMPARE_A

#define RA_ELC_EVENT_AGT1_COMPARE_A   0x044

Compare match A.

◆ RA_ELC_EVENT_AGT1_COMPARE_B

#define RA_ELC_EVENT_AGT1_COMPARE_B   0x045

Compare match B.

◆ RA_ELC_EVENT_AGT1_INT

#define RA_ELC_EVENT_AGT1_INT   0x043

AGT interrupt.

◆ RA_ELC_EVENT_CAC_FREQUENCY_ERROR

#define RA_ELC_EVENT_CAC_FREQUENCY_ERROR   0x087

Frequency error interrupt.

◆ RA_ELC_EVENT_CAC_MEASUREMENT_END

#define RA_ELC_EVENT_CAC_MEASUREMENT_END   0x088

Measurement end interrupt.

◆ RA_ELC_EVENT_CAC_OVERFLOW

#define RA_ELC_EVENT_CAC_OVERFLOW   0x089

Overflow interrupt.

◆ RA_ELC_EVENT_CAN0_ERROR

#define RA_ELC_EVENT_CAN0_ERROR   0x08A

Error interrupt.

◆ RA_ELC_EVENT_CAN0_FIFO_RX

#define RA_ELC_EVENT_CAN0_FIFO_RX   0x08B

Receive FIFO interrupt.

◆ RA_ELC_EVENT_CAN0_FIFO_TX

#define RA_ELC_EVENT_CAN0_FIFO_TX   0x08C

Transmit FIFO interrupt.

◆ RA_ELC_EVENT_CAN0_MAILBOX_RX

#define RA_ELC_EVENT_CAN0_MAILBOX_RX   0x08D

Reception complete interrupt.

◆ RA_ELC_EVENT_CAN0_MAILBOX_TX

#define RA_ELC_EVENT_CAN0_MAILBOX_TX   0x08E

Transmission complete interrupt.

◆ RA_ELC_EVENT_CAN1_ERROR

#define RA_ELC_EVENT_CAN1_ERROR   0x08F

Error interrupt.

◆ RA_ELC_EVENT_CAN1_FIFO_RX

#define RA_ELC_EVENT_CAN1_FIFO_RX   0x090

Receive FIFO interrupt.

◆ RA_ELC_EVENT_CAN1_FIFO_TX

#define RA_ELC_EVENT_CAN1_FIFO_TX   0x091

Transmit FIFO interrupt.

◆ RA_ELC_EVENT_CAN1_MAILBOX_RX

#define RA_ELC_EVENT_CAN1_MAILBOX_RX   0x092

Reception complete interrupt.

◆ RA_ELC_EVENT_CAN1_MAILBOX_TX

#define RA_ELC_EVENT_CAN1_MAILBOX_TX   0x093

Transmission complete interrupt.

◆ RA_ELC_EVENT_CGC_MOSC_STOP

#define RA_ELC_EVENT_CGC_MOSC_STOP   0x03B

Main Clock oscillation stop.

◆ RA_ELC_EVENT_CTSU_END

#define RA_ELC_EVENT_CTSU_END   0x084

Measurement end interrupt.

◆ RA_ELC_EVENT_CTSU_READ

#define RA_ELC_EVENT_CTSU_READ   0x083

Measurement data transfer interrupt.

◆ RA_ELC_EVENT_CTSU_WRITE

#define RA_ELC_EVENT_CTSU_WRITE   0x082

Write request interrupt.

◆ RA_ELC_EVENT_DMAC0_INT

#define RA_ELC_EVENT_DMAC0_INT   0x020

DMAC0 transfer end.

◆ RA_ELC_EVENT_DMAC1_INT

#define RA_ELC_EVENT_DMAC1_INT   0x021

DMAC1 transfer end.

◆ RA_ELC_EVENT_DMAC2_INT

#define RA_ELC_EVENT_DMAC2_INT   0x022

DMAC2 transfer end.

◆ RA_ELC_EVENT_DMAC3_INT

#define RA_ELC_EVENT_DMAC3_INT   0x023

DMAC3 transfer end.

◆ RA_ELC_EVENT_DMAC4_INT

#define RA_ELC_EVENT_DMAC4_INT   0x024

DMAC4 transfer end.

◆ RA_ELC_EVENT_DMAC5_INT

#define RA_ELC_EVENT_DMAC5_INT   0x025

DMAC5 transfer end.

◆ RA_ELC_EVENT_DMAC6_INT

#define RA_ELC_EVENT_DMAC6_INT   0x026

DMAC6 transfer end.

◆ RA_ELC_EVENT_DMAC7_INT

#define RA_ELC_EVENT_DMAC7_INT   0x027

DMAC7 transfer end.

◆ RA_ELC_EVENT_DOC_INT

#define RA_ELC_EVENT_DOC_INT   0x086

Data operation circuit interrupt.

◆ RA_ELC_EVENT_DTC_COMPLETE

#define RA_ELC_EVENT_DTC_COMPLETE   0x029

DTC transfer complete.

◆ RA_ELC_EVENT_DTC_END

#define RA_ELC_EVENT_DTC_END   0x02A

DTC transfer end.

◆ RA_ELC_EVENT_ELC_SOFTWARE_EVENT_0

#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_0   0x098

Software event 0.

◆ RA_ELC_EVENT_ELC_SOFTWARE_EVENT_1

#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_1   0x099

Software event 1.

◆ RA_ELC_EVENT_FCU_FIFERR

#define RA_ELC_EVENT_FCU_FIFERR   0x030

Flash access error interrupt.

◆ RA_ELC_EVENT_FCU_FRDYI

#define RA_ELC_EVENT_FCU_FRDYI   0x031

Flash ready interrupt.

◆ RA_ELC_EVENT_GPT0_AD_TRIG_A

#define RA_ELC_EVENT_GPT0_AD_TRIG_A   0x0B8

A/D converter start request A.

◆ RA_ELC_EVENT_GPT0_AD_TRIG_B

#define RA_ELC_EVENT_GPT0_AD_TRIG_B   0x0B9

A/D converter start request B.

◆ RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_A   0x0B0

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_B   0x0B1

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT0_COMPARE_C

#define RA_ELC_EVENT_GPT0_COMPARE_C   0x0B2

Compare match C.

◆ RA_ELC_EVENT_GPT0_COMPARE_D

#define RA_ELC_EVENT_GPT0_COMPARE_D   0x0B3

Compare match D.

◆ RA_ELC_EVENT_GPT0_COMPARE_E

#define RA_ELC_EVENT_GPT0_COMPARE_E   0x0B4

Compare match E.

◆ RA_ELC_EVENT_GPT0_COMPARE_F

#define RA_ELC_EVENT_GPT0_COMPARE_F   0x0B5

Compare match F.

◆ RA_ELC_EVENT_GPT0_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT0_COUNTER_OVERFLOW   0x0B6

Overflow.

◆ RA_ELC_EVENT_GPT0_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT0_COUNTER_UNDERFLOW   0x0B7

Underflow.

◆ RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_A   0x114

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_B   0x115

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT10_COMPARE_C

#define RA_ELC_EVENT_GPT10_COMPARE_C   0x116

Compare match C.

◆ RA_ELC_EVENT_GPT10_COMPARE_D

#define RA_ELC_EVENT_GPT10_COMPARE_D   0x117

Compare match D.

◆ RA_ELC_EVENT_GPT10_COMPARE_E

#define RA_ELC_EVENT_GPT10_COMPARE_E   0x118

Compare match E.

◆ RA_ELC_EVENT_GPT10_COMPARE_F

#define RA_ELC_EVENT_GPT10_COMPARE_F   0x119

Compare match F.

◆ RA_ELC_EVENT_GPT10_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT10_COUNTER_OVERFLOW   0x11A

Overflow.

◆ RA_ELC_EVENT_GPT10_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT10_COUNTER_UNDERFLOW   0x11B

Underflow.

◆ RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_A   0x11E

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_B   0x11F

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT11_COMPARE_C

#define RA_ELC_EVENT_GPT11_COMPARE_C   0x120

Compare match C.

◆ RA_ELC_EVENT_GPT11_COMPARE_D

#define RA_ELC_EVENT_GPT11_COMPARE_D   0x121

Compare match D.

◆ RA_ELC_EVENT_GPT11_COMPARE_E

#define RA_ELC_EVENT_GPT11_COMPARE_E   0x122

Compare match E.

◆ RA_ELC_EVENT_GPT11_COMPARE_F

#define RA_ELC_EVENT_GPT11_COMPARE_F   0x123

Compare match F.

◆ RA_ELC_EVENT_GPT11_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT11_COUNTER_OVERFLOW   0x124

Overflow.

◆ RA_ELC_EVENT_GPT11_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT11_COUNTER_UNDERFLOW   0x125

Underflow.

◆ RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_A   0x128

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_B   0x129

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT12_COMPARE_C

#define RA_ELC_EVENT_GPT12_COMPARE_C   0x12A

Compare match C.

◆ RA_ELC_EVENT_GPT12_COMPARE_D

#define RA_ELC_EVENT_GPT12_COMPARE_D   0x12B

Compare match D.

◆ RA_ELC_EVENT_GPT12_COMPARE_E

#define RA_ELC_EVENT_GPT12_COMPARE_E   0x12C

Compare match E.

◆ RA_ELC_EVENT_GPT12_COMPARE_F

#define RA_ELC_EVENT_GPT12_COMPARE_F   0x12D

Compare match F.

◆ RA_ELC_EVENT_GPT12_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT12_COUNTER_OVERFLOW   0x12E

Overflow.

◆ RA_ELC_EVENT_GPT12_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT12_COUNTER_UNDERFLOW   0x12F

Underflow.

◆ RA_ELC_EVENT_GPT1_AD_TRIG_A

#define RA_ELC_EVENT_GPT1_AD_TRIG_A   0x0C2

A/D converter start request A.

◆ RA_ELC_EVENT_GPT1_AD_TRIG_B

#define RA_ELC_EVENT_GPT1_AD_TRIG_B   0x0C3

A/D converter start request B.

◆ RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_A   0x0BA

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_B   0x0BB

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT1_COMPARE_C

#define RA_ELC_EVENT_GPT1_COMPARE_C   0x0BC

Compare match C.

◆ RA_ELC_EVENT_GPT1_COMPARE_D

#define RA_ELC_EVENT_GPT1_COMPARE_D   0x0BD

Compare match D.

◆ RA_ELC_EVENT_GPT1_COMPARE_E

#define RA_ELC_EVENT_GPT1_COMPARE_E   0x0BE

Compare match E.

◆ RA_ELC_EVENT_GPT1_COMPARE_F

#define RA_ELC_EVENT_GPT1_COMPARE_F   0x0BF

Compare match F.

◆ RA_ELC_EVENT_GPT1_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT1_COUNTER_OVERFLOW   0x0C0

Overflow.

◆ RA_ELC_EVENT_GPT1_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT1_COUNTER_UNDERFLOW   0x0C1

Underflow.

◆ RA_ELC_EVENT_GPT2_AD_TRIG_A

#define RA_ELC_EVENT_GPT2_AD_TRIG_A   0x0CC

A/D converter start request A.

◆ RA_ELC_EVENT_GPT2_AD_TRIG_B

#define RA_ELC_EVENT_GPT2_AD_TRIG_B   0x0CD

A/D converter start request B.

◆ RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_A   0x0C4

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_B   0x0C5

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT2_COMPARE_C

#define RA_ELC_EVENT_GPT2_COMPARE_C   0x0C6

Compare match C.

◆ RA_ELC_EVENT_GPT2_COMPARE_D

#define RA_ELC_EVENT_GPT2_COMPARE_D   0x0C7

Compare match D.

◆ RA_ELC_EVENT_GPT2_COMPARE_E

#define RA_ELC_EVENT_GPT2_COMPARE_E   0x0C8

Compare match E.

◆ RA_ELC_EVENT_GPT2_COMPARE_F

#define RA_ELC_EVENT_GPT2_COMPARE_F   0x0C9

Compare match F.

◆ RA_ELC_EVENT_GPT2_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT2_COUNTER_OVERFLOW   0x0CA

Overflow.

◆ RA_ELC_EVENT_GPT2_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT2_COUNTER_UNDERFLOW   0x0CB

Underflow.

◆ RA_ELC_EVENT_GPT3_AD_TRIG_A

#define RA_ELC_EVENT_GPT3_AD_TRIG_A   0x0D6

A/D converter start request A.

◆ RA_ELC_EVENT_GPT3_AD_TRIG_B

#define RA_ELC_EVENT_GPT3_AD_TRIG_B   0x0D7

A/D converter start request B.

◆ RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_A   0x0CE

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_B   0x0CF

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT3_COMPARE_C

#define RA_ELC_EVENT_GPT3_COMPARE_C   0x0D0

Compare match C.

◆ RA_ELC_EVENT_GPT3_COMPARE_D

#define RA_ELC_EVENT_GPT3_COMPARE_D   0x0D1

Compare match D.

◆ RA_ELC_EVENT_GPT3_COMPARE_E

#define RA_ELC_EVENT_GPT3_COMPARE_E   0x0D2

Compare match E.

◆ RA_ELC_EVENT_GPT3_COMPARE_F

#define RA_ELC_EVENT_GPT3_COMPARE_F   0x0D3

Compare match F.

◆ RA_ELC_EVENT_GPT3_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT3_COUNTER_OVERFLOW   0x0D4

Overflow.

◆ RA_ELC_EVENT_GPT3_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT3_COUNTER_UNDERFLOW   0x0D5

Underflow.

◆ RA_ELC_EVENT_GPT4_AD_TRIG_A

#define RA_ELC_EVENT_GPT4_AD_TRIG_A   0x0E0

A/D converter start request A.

◆ RA_ELC_EVENT_GPT4_AD_TRIG_B

#define RA_ELC_EVENT_GPT4_AD_TRIG_B   0x0E1

A/D converter start request B.

◆ RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_A   0x0D8

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_B   0x0D9

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT4_COMPARE_C

#define RA_ELC_EVENT_GPT4_COMPARE_C   0x0DA

Compare match C.

◆ RA_ELC_EVENT_GPT4_COMPARE_D

#define RA_ELC_EVENT_GPT4_COMPARE_D   0x0DB

Compare match D.

◆ RA_ELC_EVENT_GPT4_COMPARE_E

#define RA_ELC_EVENT_GPT4_COMPARE_E   0x0DC

Compare match E.

◆ RA_ELC_EVENT_GPT4_COMPARE_F

#define RA_ELC_EVENT_GPT4_COMPARE_F   0x0DD

Compare match F.

◆ RA_ELC_EVENT_GPT4_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT4_COUNTER_OVERFLOW   0x0DE

Overflow.

◆ RA_ELC_EVENT_GPT4_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT4_COUNTER_UNDERFLOW   0x0DF

Underflow.

◆ RA_ELC_EVENT_GPT5_AD_TRIG_A

#define RA_ELC_EVENT_GPT5_AD_TRIG_A   0x0EA

A/D converter start request A.

◆ RA_ELC_EVENT_GPT5_AD_TRIG_B

#define RA_ELC_EVENT_GPT5_AD_TRIG_B   0x0EB

A/D converter start request B.

◆ RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_A   0x0E2

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_B   0x0E3

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT5_COMPARE_C

#define RA_ELC_EVENT_GPT5_COMPARE_C   0x0E4

Compare match C.

◆ RA_ELC_EVENT_GPT5_COMPARE_D

#define RA_ELC_EVENT_GPT5_COMPARE_D   0x0E5

Compare match D.

◆ RA_ELC_EVENT_GPT5_COMPARE_E

#define RA_ELC_EVENT_GPT5_COMPARE_E   0x0E6

Compare match E.

◆ RA_ELC_EVENT_GPT5_COMPARE_F

#define RA_ELC_EVENT_GPT5_COMPARE_F   0x0E7

Compare match F.

◆ RA_ELC_EVENT_GPT5_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT5_COUNTER_OVERFLOW   0x0E8

Overflow.

◆ RA_ELC_EVENT_GPT5_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT5_COUNTER_UNDERFLOW   0x0E9

Underflow.

◆ RA_ELC_EVENT_GPT6_AD_TRIG_A

#define RA_ELC_EVENT_GPT6_AD_TRIG_A   0x0F4

A/D converter start request A.

◆ RA_ELC_EVENT_GPT6_AD_TRIG_B

#define RA_ELC_EVENT_GPT6_AD_TRIG_B   0x0F5

A/D converter start request B.

◆ RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_A   0x0EC

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_B   0x0ED

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT6_COMPARE_C

#define RA_ELC_EVENT_GPT6_COMPARE_C   0x0EE

Compare match C.

◆ RA_ELC_EVENT_GPT6_COMPARE_D

#define RA_ELC_EVENT_GPT6_COMPARE_D   0x0EF

Compare match D.

◆ RA_ELC_EVENT_GPT6_COMPARE_E

#define RA_ELC_EVENT_GPT6_COMPARE_E   0x0F0

Compare match E.

◆ RA_ELC_EVENT_GPT6_COMPARE_F

#define RA_ELC_EVENT_GPT6_COMPARE_F   0x0F1

Compare match F.

◆ RA_ELC_EVENT_GPT6_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT6_COUNTER_OVERFLOW   0x0F2

Overflow.

◆ RA_ELC_EVENT_GPT6_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT6_COUNTER_UNDERFLOW   0x0F3

Underflow.

◆ RA_ELC_EVENT_GPT7_AD_TRIG_A

#define RA_ELC_EVENT_GPT7_AD_TRIG_A   0x0FE

A/D converter start request A.

◆ RA_ELC_EVENT_GPT7_AD_TRIG_B

#define RA_ELC_EVENT_GPT7_AD_TRIG_B   0x0FF

A/D converter start request B.

◆ RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_A   0x0F6

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_B   0x0F7

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT7_COMPARE_C

#define RA_ELC_EVENT_GPT7_COMPARE_C   0x0F8

Compare match C.

◆ RA_ELC_EVENT_GPT7_COMPARE_D

#define RA_ELC_EVENT_GPT7_COMPARE_D   0x0F9

Compare match D.

◆ RA_ELC_EVENT_GPT7_COMPARE_E

#define RA_ELC_EVENT_GPT7_COMPARE_E   0x0FA

Compare match E.

◆ RA_ELC_EVENT_GPT7_COMPARE_F

#define RA_ELC_EVENT_GPT7_COMPARE_F   0x0FB

Compare match F.

◆ RA_ELC_EVENT_GPT7_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT7_COUNTER_OVERFLOW   0x0FC

Overflow.

◆ RA_ELC_EVENT_GPT7_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT7_COUNTER_UNDERFLOW   0x0FD

Underflow.

◆ RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_A   0x100

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_B   0x101

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT8_COMPARE_C

#define RA_ELC_EVENT_GPT8_COMPARE_C   0x102

Compare match C.

◆ RA_ELC_EVENT_GPT8_COMPARE_D

#define RA_ELC_EVENT_GPT8_COMPARE_D   0x103

Compare match D.

◆ RA_ELC_EVENT_GPT8_COMPARE_E

#define RA_ELC_EVENT_GPT8_COMPARE_E   0x104

Compare match E.

◆ RA_ELC_EVENT_GPT8_COMPARE_F

#define RA_ELC_EVENT_GPT8_COMPARE_F   0x105

Compare match F.

◆ RA_ELC_EVENT_GPT8_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT8_COUNTER_OVERFLOW   0x106

Overflow.

◆ RA_ELC_EVENT_GPT8_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT8_COUNTER_UNDERFLOW   0x107

Underflow.

◆ RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_A   0x10A

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_B   0x10B

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT9_COMPARE_C

#define RA_ELC_EVENT_GPT9_COMPARE_C   0x10C

Compare match C.

◆ RA_ELC_EVENT_GPT9_COMPARE_D

#define RA_ELC_EVENT_GPT9_COMPARE_D   0x10D

Compare match D.

◆ RA_ELC_EVENT_GPT9_COMPARE_E

#define RA_ELC_EVENT_GPT9_COMPARE_E   0x10E

Compare match E.

◆ RA_ELC_EVENT_GPT9_COMPARE_F

#define RA_ELC_EVENT_GPT9_COMPARE_F   0x10F

Compare match F.

◆ RA_ELC_EVENT_GPT9_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT9_COUNTER_OVERFLOW   0x110

Overflow.

◆ RA_ELC_EVENT_GPT9_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT9_COUNTER_UNDERFLOW   0x111

Underflow.

◆ RA_ELC_EVENT_ICU_IRQ0

#define RA_ELC_EVENT_ICU_IRQ0   0x001

External pin interrupt 0.

◆ RA_ELC_EVENT_ICU_IRQ1

#define RA_ELC_EVENT_ICU_IRQ1   0x002

External pin interrupt 1.

◆ RA_ELC_EVENT_ICU_IRQ10

#define RA_ELC_EVENT_ICU_IRQ10   0x00B

External pin interrupt 10.

◆ RA_ELC_EVENT_ICU_IRQ11

#define RA_ELC_EVENT_ICU_IRQ11   0x00C

External pin interrupt 11.

◆ RA_ELC_EVENT_ICU_IRQ12

#define RA_ELC_EVENT_ICU_IRQ12   0x00D

External pin interrupt 12.

◆ RA_ELC_EVENT_ICU_IRQ13

#define RA_ELC_EVENT_ICU_IRQ13   0x00E

External pin interrupt 13.

◆ RA_ELC_EVENT_ICU_IRQ2

#define RA_ELC_EVENT_ICU_IRQ2   0x003

External pin interrupt 2.

◆ RA_ELC_EVENT_ICU_IRQ3

#define RA_ELC_EVENT_ICU_IRQ3   0x004

External pin interrupt 3.

◆ RA_ELC_EVENT_ICU_IRQ4

#define RA_ELC_EVENT_ICU_IRQ4   0x005

External pin interrupt 4.

◆ RA_ELC_EVENT_ICU_IRQ5

#define RA_ELC_EVENT_ICU_IRQ5   0x006

External pin interrupt 5.

◆ RA_ELC_EVENT_ICU_IRQ6

#define RA_ELC_EVENT_ICU_IRQ6   0x007

External pin interrupt 6.

◆ RA_ELC_EVENT_ICU_IRQ7

#define RA_ELC_EVENT_ICU_IRQ7   0x008

External pin interrupt 7.

◆ RA_ELC_EVENT_ICU_IRQ8

#define RA_ELC_EVENT_ICU_IRQ8   0x009

External pin interrupt 8.

◆ RA_ELC_EVENT_ICU_IRQ9

#define RA_ELC_EVENT_ICU_IRQ9   0x00A

External pin interrupt 9.

◆ RA_ELC_EVENT_ICU_SNOOZE_CANCEL

#define RA_ELC_EVENT_ICU_SNOOZE_CANCEL   0x02D

Canceling from Snooze mode.

◆ RA_ELC_EVENT_IIC0_ERI

#define RA_ELC_EVENT_IIC0_ERI   0x066

Transfer error.

◆ RA_ELC_EVENT_IIC0_RXI

#define RA_ELC_EVENT_IIC0_RXI   0x063

Receive data full.

◆ RA_ELC_EVENT_IIC0_TEI

#define RA_ELC_EVENT_IIC0_TEI   0x065

Transmit end.

◆ RA_ELC_EVENT_IIC0_TXI

#define RA_ELC_EVENT_IIC0_TXI   0x064

Transmit data empty.

◆ RA_ELC_EVENT_IIC0_WUI

#define RA_ELC_EVENT_IIC0_WUI   0x067

Wakeup interrupt.

◆ RA_ELC_EVENT_IIC1_ERI

#define RA_ELC_EVENT_IIC1_ERI   0x06B

Transfer error.

◆ RA_ELC_EVENT_IIC1_RXI

#define RA_ELC_EVENT_IIC1_RXI   0x068

Receive data full.

◆ RA_ELC_EVENT_IIC1_TEI

#define RA_ELC_EVENT_IIC1_TEI   0x06A

Transmit end.

◆ RA_ELC_EVENT_IIC1_TXI

#define RA_ELC_EVENT_IIC1_TXI   0x069

Transmit data empty.

◆ RA_ELC_EVENT_IOPORT_EVENT_1

#define RA_ELC_EVENT_IOPORT_EVENT_1   0x094

Port 1 event.

◆ RA_ELC_EVENT_IOPORT_EVENT_2

#define RA_ELC_EVENT_IOPORT_EVENT_2   0x095

Port 2 event.

◆ RA_ELC_EVENT_IOPORT_EVENT_3

#define RA_ELC_EVENT_IOPORT_EVENT_3   0x096

Port 3 event.

◆ RA_ELC_EVENT_IOPORT_EVENT_4

#define RA_ELC_EVENT_IOPORT_EVENT_4   0x097

Port 4 event.

◆ RA_ELC_EVENT_IWDT_UNDERFLOW

#define RA_ELC_EVENT_IWDT_UNDERFLOW   0x046

IWDT underflow.

◆ RA_ELC_EVENT_KEY_INT

#define RA_ELC_EVENT_KEY_INT   0x085

Key interrupt.

◆ RA_ELC_EVENT_LPM_SNOOZE_REQUEST

#define RA_ELC_EVENT_LPM_SNOOZE_REQUEST   0x03C

Snooze entry.

◆ RA_ELC_EVENT_LVD_LVD1

#define RA_ELC_EVENT_LVD_LVD1   0x038

Voltage monitor 1 interrupt.

◆ RA_ELC_EVENT_LVD_LVD2

#define RA_ELC_EVENT_LVD_LVD2   0x039

Voltage monitor 2 interrupt.

◆ RA_ELC_EVENT_NONE

#define RA_ELC_EVENT_NONE   0x0

Link disabled.

◆ RA_ELC_EVENT_OPS_UVW_EDGE

#define RA_ELC_EVENT_OPS_UVW_EDGE   0x150

UVW edge event.

◆ RA_ELC_EVENT_POEG0_EVENT

#define RA_ELC_EVENT_POEG0_EVENT   0x09A

Port Output disable 0 interrupt.

◆ RA_ELC_EVENT_POEG1_EVENT

#define RA_ELC_EVENT_POEG1_EVENT   0x09B

Port Output disable 1 interrupt.

◆ RA_ELC_EVENT_POEG2_EVENT

#define RA_ELC_EVENT_POEG2_EVENT   0x09C

Port Output disable 2 interrupt.

◆ RA_ELC_EVENT_POEG3_EVENT

#define RA_ELC_EVENT_POEG3_EVENT   0x09D

Port Output disable 3 interrupt.

◆ RA_ELC_EVENT_QSPI_INT

#define RA_ELC_EVENT_QSPI_INT   0x1C6

QSPI interrupt.

◆ RA_ELC_EVENT_RTC_ALARM

#define RA_ELC_EVENT_RTC_ALARM   0x048

Alarm interrupt.

◆ RA_ELC_EVENT_RTC_CARRY

#define RA_ELC_EVENT_RTC_CARRY   0x04A

Carry interrupt.

◆ RA_ELC_EVENT_RTC_PERIOD

#define RA_ELC_EVENT_RTC_PERIOD   0x049

Periodic interrupt.

◆ RA_ELC_EVENT_SCI0_AM

#define RA_ELC_EVENT_SCI0_AM   0x178

Address match event.

◆ RA_ELC_EVENT_SCI0_ERI

#define RA_ELC_EVENT_SCI0_ERI   0x177

Receive error.

◆ RA_ELC_EVENT_SCI0_RXI

#define RA_ELC_EVENT_SCI0_RXI   0x174

Receive data full.

◆ RA_ELC_EVENT_SCI0_RXI_OR_ERI

#define RA_ELC_EVENT_SCI0_RXI_OR_ERI   0x179

Receive data full/Receive error.

◆ RA_ELC_EVENT_SCI0_TEI

#define RA_ELC_EVENT_SCI0_TEI   0x176

Transmit end.

◆ RA_ELC_EVENT_SCI0_TXI

#define RA_ELC_EVENT_SCI0_TXI   0x175

Transmit data empty.

◆ RA_ELC_EVENT_SCI1_AM

#define RA_ELC_EVENT_SCI1_AM   0x17E

Address match event.

◆ RA_ELC_EVENT_SCI1_ERI

#define RA_ELC_EVENT_SCI1_ERI   0x17D

Receive error.

◆ RA_ELC_EVENT_SCI1_RXI

#define RA_ELC_EVENT_SCI1_RXI   0x17A

Receive data full.

◆ RA_ELC_EVENT_SCI1_TEI

#define RA_ELC_EVENT_SCI1_TEI   0x17C

Transmit end.

◆ RA_ELC_EVENT_SCI1_TXI

#define RA_ELC_EVENT_SCI1_TXI   0x17B

Transmit data empty.

◆ RA_ELC_EVENT_SCI2_AM

#define RA_ELC_EVENT_SCI2_AM   0x184

Address match event.

◆ RA_ELC_EVENT_SCI2_ERI

#define RA_ELC_EVENT_SCI2_ERI   0x183

Receive error.

◆ RA_ELC_EVENT_SCI2_RXI

#define RA_ELC_EVENT_SCI2_RXI   0x180

Receive data full.

◆ RA_ELC_EVENT_SCI2_TEI

#define RA_ELC_EVENT_SCI2_TEI   0x182

Transmit end.

◆ RA_ELC_EVENT_SCI2_TXI

#define RA_ELC_EVENT_SCI2_TXI   0x181

Transmit data empty.

◆ RA_ELC_EVENT_SCI3_AM

#define RA_ELC_EVENT_SCI3_AM   0x18A

Address match event.

◆ RA_ELC_EVENT_SCI3_ERI

#define RA_ELC_EVENT_SCI3_ERI   0x189

Receive error.

◆ RA_ELC_EVENT_SCI3_RXI

#define RA_ELC_EVENT_SCI3_RXI   0x186

Receive data full.

◆ RA_ELC_EVENT_SCI3_TEI

#define RA_ELC_EVENT_SCI3_TEI   0x188

Transmit end.

◆ RA_ELC_EVENT_SCI3_TXI

#define RA_ELC_EVENT_SCI3_TXI   0x187

Transmit data empty.

◆ RA_ELC_EVENT_SCI4_AM

#define RA_ELC_EVENT_SCI4_AM   0x190

Address match event.

◆ RA_ELC_EVENT_SCI4_ERI

#define RA_ELC_EVENT_SCI4_ERI   0x18F

Receive error.

◆ RA_ELC_EVENT_SCI4_RXI

#define RA_ELC_EVENT_SCI4_RXI   0x18C

Receive data full.

◆ RA_ELC_EVENT_SCI4_TEI

#define RA_ELC_EVENT_SCI4_TEI   0x18E

Transmit end.

◆ RA_ELC_EVENT_SCI4_TXI

#define RA_ELC_EVENT_SCI4_TXI   0x18D

Transmit data empty.

◆ RA_ELC_EVENT_SCI8_AM

#define RA_ELC_EVENT_SCI8_AM   0x1A8

Address match event.

◆ RA_ELC_EVENT_SCI8_ERI

#define RA_ELC_EVENT_SCI8_ERI   0x1A7

Receive error.

◆ RA_ELC_EVENT_SCI8_RXI

#define RA_ELC_EVENT_SCI8_RXI   0x1A4

Receive data full.

◆ RA_ELC_EVENT_SCI8_TEI

#define RA_ELC_EVENT_SCI8_TEI   0x1A6

Transmit end.

◆ RA_ELC_EVENT_SCI8_TXI

#define RA_ELC_EVENT_SCI8_TXI   0x1A5

Transmit data empty.

◆ RA_ELC_EVENT_SCI9_AM

#define RA_ELC_EVENT_SCI9_AM   0x1AE

Address match event.

◆ RA_ELC_EVENT_SCI9_ERI

#define RA_ELC_EVENT_SCI9_ERI   0x1AD

Receive error.

◆ RA_ELC_EVENT_SCI9_RXI

#define RA_ELC_EVENT_SCI9_RXI   0x1AA

Receive data full.

◆ RA_ELC_EVENT_SCI9_TEI

#define RA_ELC_EVENT_SCI9_TEI   0x1AC

Transmit end.

◆ RA_ELC_EVENT_SCI9_TXI

#define RA_ELC_EVENT_SCI9_TXI   0x1AB

Transmit data empty.

◆ RA_ELC_EVENT_SDHIMMC0_ACCS

#define RA_ELC_EVENT_SDHIMMC0_ACCS   0x1C7

Card access.

◆ RA_ELC_EVENT_SDHIMMC0_CARD

#define RA_ELC_EVENT_SDHIMMC0_CARD   0x1C9

Card detect.

◆ RA_ELC_EVENT_SDHIMMC0_DMA_REQ

#define RA_ELC_EVENT_SDHIMMC0_DMA_REQ   0x1CA

DMA transfer request.

◆ RA_ELC_EVENT_SDHIMMC0_SDIO

#define RA_ELC_EVENT_SDHIMMC0_SDIO   0x1C8

SDIO access.

◆ RA_ELC_EVENT_SDHIMMC1_ACCS

#define RA_ELC_EVENT_SDHIMMC1_ACCS   0x1CB

Card access.

◆ RA_ELC_EVENT_SDHIMMC1_CARD

#define RA_ELC_EVENT_SDHIMMC1_CARD   0x1CD

Card detect.

◆ RA_ELC_EVENT_SDHIMMC1_DMA_REQ

#define RA_ELC_EVENT_SDHIMMC1_DMA_REQ   0x1CE

DMA transfer request.

◆ RA_ELC_EVENT_SDHIMMC1_SDIO

#define RA_ELC_EVENT_SDHIMMC1_SDIO   0x1CC

SDIO access.

◆ RA_ELC_EVENT_SPI0_ERI

#define RA_ELC_EVENT_SPI0_ERI   0x1BF

Error.

◆ RA_ELC_EVENT_SPI0_IDLE

#define RA_ELC_EVENT_SPI0_IDLE   0x1BE

Idle.

◆ RA_ELC_EVENT_SPI0_RXI

#define RA_ELC_EVENT_SPI0_RXI   0x1BC

Receive buffer full.

◆ RA_ELC_EVENT_SPI0_TEI

#define RA_ELC_EVENT_SPI0_TEI   0x1C0

Transmission complete event.

◆ RA_ELC_EVENT_SPI0_TXI

#define RA_ELC_EVENT_SPI0_TXI   0x1BD

Transmit buffer empty.

◆ RA_ELC_EVENT_SPI1_ERI

#define RA_ELC_EVENT_SPI1_ERI   0x1C4

Error.

◆ RA_ELC_EVENT_SPI1_IDLE

#define RA_ELC_EVENT_SPI1_IDLE   0x1C3

Idle.

◆ RA_ELC_EVENT_SPI1_RXI

#define RA_ELC_EVENT_SPI1_RXI   0x1C1

Receive buffer full.

◆ RA_ELC_EVENT_SPI1_TEI

#define RA_ELC_EVENT_SPI1_TEI   0x1C5

Transmission complete event.

◆ RA_ELC_EVENT_SPI1_TXI

#define RA_ELC_EVENT_SPI1_TXI   0x1C2

Transmit buffer empty.

◆ RA_ELC_EVENT_SRC_CONVERSION_END

#define RA_ELC_EVENT_SRC_CONVERSION_END   0x07E

Conversion end.

◆ RA_ELC_EVENT_SRC_INPUT_FIFO_EMPTY

#define RA_ELC_EVENT_SRC_INPUT_FIFO_EMPTY   0x07A

Input FIFO empty.

◆ RA_ELC_EVENT_SRC_OUTPUT_FIFO_FULL

#define RA_ELC_EVENT_SRC_OUTPUT_FIFO_FULL   0x07B

Output FIFO full.

◆ RA_ELC_EVENT_SRC_OUTPUT_FIFO_OVERFLOW

#define RA_ELC_EVENT_SRC_OUTPUT_FIFO_OVERFLOW   0x07C

Output FIFO overflow.

◆ RA_ELC_EVENT_SRC_OUTPUT_FIFO_UNDERFLOW

#define RA_ELC_EVENT_SRC_OUTPUT_FIFO_UNDERFLOW   0x07D

Output FIFO underflow.

◆ RA_ELC_EVENT_SSI0_INT

#define RA_ELC_EVENT_SSI0_INT   0x075

Error interrupt.

◆ RA_ELC_EVENT_SSI0_RXI

#define RA_ELC_EVENT_SSI0_RXI   0x073

Receive data full.

◆ RA_ELC_EVENT_SSI0_TXI

#define RA_ELC_EVENT_SSI0_TXI   0x072

Transmit data empty.

◆ RA_ELC_EVENT_USBFS_FIFO_0

#define RA_ELC_EVENT_USBFS_FIFO_0   0x05F

DMA/DTC transfer request 0.

◆ RA_ELC_EVENT_USBFS_FIFO_1

#define RA_ELC_EVENT_USBFS_FIFO_1   0x060

DMA/DTC transfer request 1.

◆ RA_ELC_EVENT_USBFS_INT

#define RA_ELC_EVENT_USBFS_INT   0x061

USBFS interrupt.

◆ RA_ELC_EVENT_USBFS_RESUME

#define RA_ELC_EVENT_USBFS_RESUME   0x062

USBFS resume interrupt.

◆ RA_ELC_EVENT_WDT_UNDERFLOW

#define RA_ELC_EVENT_WDT_UNDERFLOW   0x047

WDT underflow.

◆ RA_ELC_PERIPHERAL_ADC0

#define RA_ELC_PERIPHERAL_ADC0   8

ADC0.

◆ RA_ELC_PERIPHERAL_ADC0_B

#define RA_ELC_PERIPHERAL_ADC0_B   9

ADC0 Group B.

◆ RA_ELC_PERIPHERAL_ADC1

#define RA_ELC_PERIPHERAL_ADC1   10

ADC1.

◆ RA_ELC_PERIPHERAL_ADC1_B

#define RA_ELC_PERIPHERAL_ADC1_B   11

ADC1 Group B.

◆ RA_ELC_PERIPHERAL_CTSU

#define RA_ELC_PERIPHERAL_CTSU   18

CTSU.

◆ RA_ELC_PERIPHERAL_DAC0

#define RA_ELC_PERIPHERAL_DAC0   12

DAC0.

◆ RA_ELC_PERIPHERAL_DAC1

#define RA_ELC_PERIPHERAL_DAC1   13

DAC1.

◆ RA_ELC_PERIPHERAL_GPT_A

#define RA_ELC_PERIPHERAL_GPT_A   0

General PWM Timer A.

◆ RA_ELC_PERIPHERAL_GPT_B

#define RA_ELC_PERIPHERAL_GPT_B   1

General PWM Timer B.

◆ RA_ELC_PERIPHERAL_GPT_C

#define RA_ELC_PERIPHERAL_GPT_C   2

General PWM Timer C.

◆ RA_ELC_PERIPHERAL_GPT_D

#define RA_ELC_PERIPHERAL_GPT_D   3

General PWM Timer D.

◆ RA_ELC_PERIPHERAL_GPT_E

#define RA_ELC_PERIPHERAL_GPT_E   4

General PWM Timer E.

◆ RA_ELC_PERIPHERAL_GPT_F

#define RA_ELC_PERIPHERAL_GPT_F   5

General PWM Timer F.

◆ RA_ELC_PERIPHERAL_GPT_G

#define RA_ELC_PERIPHERAL_GPT_G   6

General PWM Timer G.

◆ RA_ELC_PERIPHERAL_GPT_H

#define RA_ELC_PERIPHERAL_GPT_H   7

General PWM Timer H.

◆ RA_ELC_PERIPHERAL_IOPORT1

#define RA_ELC_PERIPHERAL_IOPORT1   14

IOPORT1.

◆ RA_ELC_PERIPHERAL_IOPORT2

#define RA_ELC_PERIPHERAL_IOPORT2   15

IOPORT2.

◆ RA_ELC_PERIPHERAL_IOPORT3

#define RA_ELC_PERIPHERAL_IOPORT3   16

IOPORT3.

◆ RA_ELC_PERIPHERAL_IOPORT4

#define RA_ELC_PERIPHERAL_IOPORT4   17

IOPORT4.