Zephyr API Documentation 4.3.99
A Scalable Open Source RTOS
Loading...
Searching...
No Matches
ra8t1-elc.h File Reference

Renesas RA8T1 Event Link Controller (ELC) definitions. More...

Go to the source code of this file.

Macros

Event codes for Renesas RA8T1 Event Link Controller (ELC).
#define RA_ELC_EVENT_NONE   0x0
 Link disabled.
#define RA_ELC_EVENT_ICU_IRQ0   0x001
 External pin interrupt 0.
#define RA_ELC_EVENT_ICU_IRQ1   0x002
 External pin interrupt 1.
#define RA_ELC_EVENT_ICU_IRQ2   0x003
 External pin interrupt 2.
#define RA_ELC_EVENT_ICU_IRQ3   0x004
 External pin interrupt 3.
#define RA_ELC_EVENT_ICU_IRQ4   0x005
 External pin interrupt 4.
#define RA_ELC_EVENT_ICU_IRQ5   0x006
 External pin interrupt 5.
#define RA_ELC_EVENT_ICU_IRQ6   0x007
 External pin interrupt 6.
#define RA_ELC_EVENT_ICU_IRQ7   0x008
 External pin interrupt 7.
#define RA_ELC_EVENT_ICU_IRQ8   0x009
 External pin interrupt 8.
#define RA_ELC_EVENT_ICU_IRQ9   0x00A
 External pin interrupt 9.
#define RA_ELC_EVENT_ICU_IRQ10   0x00B
 External pin interrupt 10.
#define RA_ELC_EVENT_ICU_IRQ11   0x00C
 External pin interrupt 11.
#define RA_ELC_EVENT_ICU_IRQ12   0x00D
 External pin interrupt 12.
#define RA_ELC_EVENT_ICU_IRQ13   0x00E
 External pin interrupt 13.
#define RA_ELC_EVENT_ICU_IRQ14   0x00F
 External pin interrupt 14.
#define RA_ELC_EVENT_ICU_IRQ15   0x010
 External pin interrupt 15.
#define RA_ELC_EVENT_DMAC0_INT   0x011
 DMAC0 transfer end.
#define RA_ELC_EVENT_DMAC1_INT   0x012
 DMAC1 transfer end.
#define RA_ELC_EVENT_DMAC2_INT   0x013
 DMAC2 transfer end.
#define RA_ELC_EVENT_DMAC3_INT   0x014
 DMAC3 transfer end.
#define RA_ELC_EVENT_DMAC4_INT   0x015
 DMAC4 transfer end.
#define RA_ELC_EVENT_DMAC5_INT   0x016
 DMAC5 transfer end.
#define RA_ELC_EVENT_DMAC6_INT   0x017
 DMAC6 transfer end.
#define RA_ELC_EVENT_DMAC7_INT   0x018
 DMAC7 transfer end.
#define RA_ELC_EVENT_DTC_END   0x021
 DTC transfer end.
#define RA_ELC_EVENT_DTC_COMPLETE   0x022
 DTC transfer complete.
#define RA_ELC_EVENT_DMA_TRANSERR   0x027
 DMA transfer error.
#define RA_ELC_EVENT_DBG_CTIIRQ0   0x029
 Coresight Crosstrigger.
#define RA_ELC_EVENT_DBG_CTIIRQ1   0x02A
 Coresight Crosstrigger.
#define RA_ELC_EVENT_DBG_JBRXI   0x02B
 JB RXI.
#define RA_ELC_EVENT_FCU_FIFERR   0x030
 Flash access error.
#define RA_ELC_EVENT_FCU_FRDYI   0x031
 Flash ready.
#define RA_ELC_EVENT_LVD_LVD1   0x038
 Voltage monitor 1.
#define RA_ELC_EVENT_LVD_LVD2   0x039
 Voltage monitor 2.
#define RA_ELC_EVENT_CGC_MOSC_STOP   0x03E
 Main Clock oscillation stop.
#define RA_ELC_EVENT_ULPT0_INT   0x040
 ULPT0 Underflow.
#define RA_ELC_EVENT_ULPT0_COMPARE_A   0x041
 ULPT0 Compare match A.
#define RA_ELC_EVENT_ULPT0_COMPARE_B   0x042
 ULPT0 Compare match B.
#define RA_ELC_EVENT_ULPT1_INT   0x043
 ULPT1 Underflow.
#define RA_ELC_EVENT_ULPT1_COMPARE_A   0x044
 ULPT1 Compare match A.
#define RA_ELC_EVENT_ULPT1_COMPARE_B   0x045
 ULPT1 Compare match B.
#define RA_ELC_EVENT_AGT0_INT   0x046
 AGT0 interrupt.
#define RA_ELC_EVENT_AGT0_COMPARE_A   0x047
 AGT0 Compare match A.
#define RA_ELC_EVENT_AGT0_COMPARE_B   0x048
 AGT0 Compare match B.
#define RA_ELC_EVENT_AGT1_INT   0x049
 AGT1 interrupt.
#define RA_ELC_EVENT_AGT1_COMPARE_A   0x04A
 AGT1 Compare match A.
#define RA_ELC_EVENT_AGT1_COMPARE_B   0x04B
 AGT1 Compare match B.
#define RA_ELC_EVENT_IWDT_UNDERFLOW   0x052
 Independent watchdog underflow.
#define RA_ELC_EVENT_WDT0_UNDERFLOW   0x053
 Watchdog 0 underflow.
#define RA_ELC_EVENT_USBFS_FIFO_0   0x058
 DMA/DTC transfer request 0.
#define RA_ELC_EVENT_USBFS_FIFO_1   0x059
 DMA/DTC transfer request 1.
#define RA_ELC_EVENT_USBFS_INT   0x05A
 USBFS INT.
#define RA_ELC_EVENT_USBFS_RESUME   0x05B
 USBFS RESUME.
#define RA_ELC_EVENT_IIC0_RXI   0x05C
 Receive data full.
#define RA_ELC_EVENT_IIC0_TXI   0x05D
 Transmit data empty.
#define RA_ELC_EVENT_IIC0_TEI   0x05E
 Transmit end.
#define RA_ELC_EVENT_IIC0_ERI   0x05F
 Transfer error.
#define RA_ELC_EVENT_IIC0_WUI   0x060
 Wakeup interrupt.
#define RA_ELC_EVENT_IIC1_RXI   0x061
 Receive data full.
#define RA_ELC_EVENT_IIC1_TXI   0x062
 Transmit data empty.
#define RA_ELC_EVENT_IIC1_TEI   0x063
 Transmit end.
#define RA_ELC_EVENT_IIC1_ERI   0x064
 Transfer error.
#define RA_ELC_EVENT_SDHIMMC0_ACCS   0x06B
 Card access.
#define RA_ELC_EVENT_SDHIMMC0_SDIO   0x06C
 SDIO access.
#define RA_ELC_EVENT_SDHIMMC0_CARD   0x06D
 Card detect.
#define RA_ELC_EVENT_SDHIMMC0_DMA_REQ   0x06E
 DMA transfer request.
#define RA_ELC_EVENT_SDHIMMC1_ACCS   0x06F
 Card access.
#define RA_ELC_EVENT_SDHIMMC1_SDIO   0x070
 SDIO access.
#define RA_ELC_EVENT_SDHIMMC1_CARD   0x071
 Card detect.
#define RA_ELC_EVENT_SDHIMMC1_DMA_REQ   0x072
 DMA transfer request.
#define RA_ELC_EVENT_ACMPHS0_INT   0x07B
 High Speed analog comparator channel 0.
#define RA_ELC_EVENT_ACMPHS1_INT   0x07C
 High Speed analog comparator channel 1.
#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_0   0x083
 Software event 0.
#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_1   0x084
 Software event 1.
#define RA_ELC_EVENT_IOPORT_EVENT_1   0x088
 Port 1 event.
#define RA_ELC_EVENT_IOPORT_EVENT_2   0x089
 Port 2 event.
#define RA_ELC_EVENT_IOPORT_EVENT_3   0x08A
 Port 3 event.
#define RA_ELC_EVENT_IOPORT_EVENT_4   0x08B
 Port 4 event.
#define RA_ELC_EVENT_CAC_FREQUENCY_ERROR   0x08C
 Frequency error interrupt.
#define RA_ELC_EVENT_CAC_MEASUREMENT_END   0x08D
 Measurement end interrupt.
#define RA_ELC_EVENT_CAC_OVERFLOW   0x08E
 Overflow interrupt.
#define RA_ELC_EVENT_POEG0_EVENT   0x08F
 Port Output disable 0 interrupt.
#define RA_ELC_EVENT_POEG1_EVENT   0x090
 Port Output disable 1 interrupt.
#define RA_ELC_EVENT_POEG2_EVENT   0x091
 Port Output disable 2 interrupt.
#define RA_ELC_EVENT_POEG3_EVENT   0x092
 Port Output disable 3 interrupt.
#define RA_ELC_EVENT_OPS_UVW_EDGE   0x0A0
 UVW edge event.
#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_A   0x0A1
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_B   0x0A2
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT0_COMPARE_C   0x0A3
 Compare match C.
#define RA_ELC_EVENT_GPT0_COMPARE_D   0x0A4
 Compare match D.
#define RA_ELC_EVENT_GPT0_COMPARE_E   0x0A5
 Compare match E.
#define RA_ELC_EVENT_GPT0_COMPARE_F   0x0A6
 Compare match F.
#define RA_ELC_EVENT_GPT0_COUNTER_OVERFLOW   0x0A7
 Overflow.
#define RA_ELC_EVENT_GPT0_COUNTER_UNDERFLOW   0x0A8
 Underflow.
#define RA_ELC_EVENT_GPT0_PC   0x0A9
 Period count function finish.
#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_A   0x0AA
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_B   0x0AB
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT1_COMPARE_C   0x0AC
 Compare match C.
#define RA_ELC_EVENT_GPT1_COMPARE_D   0x0AD
 Compare match D.
#define RA_ELC_EVENT_GPT1_COMPARE_E   0x0AE
 Compare match E.
#define RA_ELC_EVENT_GPT1_COMPARE_F   0x0AF
 Compare match F.
#define RA_ELC_EVENT_GPT1_COUNTER_OVERFLOW   0x0B0
 Overflow.
#define RA_ELC_EVENT_GPT1_COUNTER_UNDERFLOW   0x0B1
 Underflow.
#define RA_ELC_EVENT_GPT1_PC   0x0B2
 Period count function finish.
#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_A   0x0B3
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_B   0x0B4
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT2_COMPARE_C   0x0B5
 Compare match C.
#define RA_ELC_EVENT_GPT2_COMPARE_D   0x0B6
 Compare match D.
#define RA_ELC_EVENT_GPT2_COMPARE_E   0x0B7
 Compare match E.
#define RA_ELC_EVENT_GPT2_COMPARE_F   0x0B8
 Compare match F.
#define RA_ELC_EVENT_GPT2_COUNTER_OVERFLOW   0x0B9
 Overflow.
#define RA_ELC_EVENT_GPT2_COUNTER_UNDERFLOW   0x0BA
 Underflow.
#define RA_ELC_EVENT_GPT2_PC   0x0BB
 Period count function finish.
#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_A   0x0BC
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_B   0x0BD
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT3_COMPARE_C   0x0BE
 Compare match C.
#define RA_ELC_EVENT_GPT3_COMPARE_D   0x0BF
 Compare match D.
#define RA_ELC_EVENT_GPT3_COMPARE_E   0x0C0
 Compare match E.
#define RA_ELC_EVENT_GPT3_COMPARE_F   0x0C1
 Compare match F.
#define RA_ELC_EVENT_GPT3_COUNTER_OVERFLOW   0x0C2
 Overflow.
#define RA_ELC_EVENT_GPT3_COUNTER_UNDERFLOW   0x0C3
 Underflow.
#define RA_ELC_EVENT_GPT3_PC   0x0C4
 Period count function finish.
#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_A   0x0C5
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_B   0x0C6
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT4_COMPARE_C   0x0C7
 Compare match C.
#define RA_ELC_EVENT_GPT4_COMPARE_D   0x0C8
 Compare match D.
#define RA_ELC_EVENT_GPT4_COMPARE_E   0x0C9
 Compare match E.
#define RA_ELC_EVENT_GPT4_COMPARE_F   0x0CA
 Compare match F.
#define RA_ELC_EVENT_GPT4_COUNTER_OVERFLOW   0x0CB
 Overflow.
#define RA_ELC_EVENT_GPT4_COUNTER_UNDERFLOW   0x0CC
 Underflow.
#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_A   0x0CE
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_B   0x0CF
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT5_COMPARE_C   0x0D0
 Compare match C.
#define RA_ELC_EVENT_GPT5_COMPARE_D   0x0D1
 Compare match D.
#define RA_ELC_EVENT_GPT5_COMPARE_E   0x0D2
 Compare match E.
#define RA_ELC_EVENT_GPT5_COMPARE_F   0x0D3
 Compare match F.
#define RA_ELC_EVENT_GPT5_COUNTER_OVERFLOW   0x0D4
 Overflow.
#define RA_ELC_EVENT_GPT5_COUNTER_UNDERFLOW   0x0D5
 Underflow.
#define RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_A   0x0D7
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_B   0x0D8
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT6_COMPARE_C   0x0D9
 Compare match C.
#define RA_ELC_EVENT_GPT6_COMPARE_D   0x0DA
 Compare match D.
#define RA_ELC_EVENT_GPT6_COMPARE_E   0x0DB
 Compare match E.
#define RA_ELC_EVENT_GPT6_COMPARE_F   0x0DC
 Compare match F.
#define RA_ELC_EVENT_GPT6_COUNTER_OVERFLOW   0x0DD
 Overflow.
#define RA_ELC_EVENT_GPT6_COUNTER_UNDERFLOW   0x0DE
 Underflow.
#define RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_A   0x0E0
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_B   0x0E1
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT7_COMPARE_C   0x0E2
 Compare match C.
#define RA_ELC_EVENT_GPT7_COMPARE_D   0x0E3
 Compare match D.
#define RA_ELC_EVENT_GPT7_COMPARE_E   0x0E4
 Compare match E.
#define RA_ELC_EVENT_GPT7_COMPARE_F   0x0E5
 Compare match F.
#define RA_ELC_EVENT_GPT7_COUNTER_OVERFLOW   0x0E6
 Overflow.
#define RA_ELC_EVENT_GPT7_COUNTER_UNDERFLOW   0x0E7
 Underflow.
#define RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_A   0x0E9
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_B   0x0EA
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT8_COMPARE_C   0x0EB
 Compare match C.
#define RA_ELC_EVENT_GPT8_COMPARE_D   0x0EC
 Compare match D.
#define RA_ELC_EVENT_GPT8_COMPARE_E   0x0ED
 Compare match E.
#define RA_ELC_EVENT_GPT8_COMPARE_F   0x0EE
 Compare match F.
#define RA_ELC_EVENT_GPT8_COUNTER_OVERFLOW   0x0EF
 Overflow.
#define RA_ELC_EVENT_GPT8_COUNTER_UNDERFLOW   0x0F0
 Underflow.
#define RA_ELC_EVENT_GPT8_PC   0x0F1
 Period count function finish.
#define RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_A   0x0F2
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_B   0x0F3
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT9_COMPARE_C   0x0F4
 Compare match C.
#define RA_ELC_EVENT_GPT9_COMPARE_D   0x0F5
 Compare match D.
#define RA_ELC_EVENT_GPT9_COMPARE_E   0x0F6
 Compare match E.
#define RA_ELC_EVENT_GPT9_COMPARE_F   0x0F7
 Compare match F.
#define RA_ELC_EVENT_GPT9_COUNTER_OVERFLOW   0x0F8
 Overflow.
#define RA_ELC_EVENT_GPT9_COUNTER_UNDERFLOW   0x0F9
 Underflow.
#define RA_ELC_EVENT_GPT9_PC   0x0FA
 Period count function finish.
#define RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_A   0x0FB
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_B   0x0FC
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT10_COMPARE_C   0x0FD
 Compare match C.
#define RA_ELC_EVENT_GPT10_COMPARE_D   0x0FE
 Compare match D.
#define RA_ELC_EVENT_GPT10_COMPARE_E   0x0FF
 Compare match E.
#define RA_ELC_EVENT_GPT10_COMPARE_F   0x100
 Compare match F.
#define RA_ELC_EVENT_GPT10_COUNTER_OVERFLOW   0x101
 Overflow.
#define RA_ELC_EVENT_GPT10_COUNTER_UNDERFLOW   0x102
 Underflow.
#define RA_ELC_EVENT_GPT10_PC   0x103
 Period count function finish.
#define RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_A   0x104
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_B   0x105
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT11_COMPARE_C   0x106
 Compare match C.
#define RA_ELC_EVENT_GPT11_COMPARE_D   0x107
 Compare match D.
#define RA_ELC_EVENT_GPT11_COMPARE_E   0x108
 Compare match E.
#define RA_ELC_EVENT_GPT11_COMPARE_F   0x109
 Compare match F.
#define RA_ELC_EVENT_GPT11_COUNTER_OVERFLOW   0x10A
 Overflow.
#define RA_ELC_EVENT_GPT11_COUNTER_UNDERFLOW   0x10B
 Underflow.
#define RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_A   0x10D
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_B   0x10E
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT12_COMPARE_C   0x10F
 Compare match C.
#define RA_ELC_EVENT_GPT12_COMPARE_D   0x110
 Compare match D.
#define RA_ELC_EVENT_GPT12_COMPARE_E   0x111
 Compare match E.
#define RA_ELC_EVENT_GPT12_COMPARE_F   0x112
 Compare match F.
#define RA_ELC_EVENT_GPT12_COUNTER_OVERFLOW   0x113
 Overflow.
#define RA_ELC_EVENT_GPT12_COUNTER_UNDERFLOW   0x114
 Underflow.
#define RA_ELC_EVENT_GPT13_CAPTURE_COMPARE_A   0x116
 Capture/Compare match A.
#define RA_ELC_EVENT_GPT13_CAPTURE_COMPARE_B   0x117
 Capture/Compare match B.
#define RA_ELC_EVENT_GPT13_COMPARE_C   0x118
 Compare match C.
#define RA_ELC_EVENT_GPT13_COMPARE_D   0x119
 Compare match D.
#define RA_ELC_EVENT_GPT13_COMPARE_E   0x11A
 Compare match E.
#define RA_ELC_EVENT_GPT13_COMPARE_F   0x11B
 Compare match F.
#define RA_ELC_EVENT_GPT13_COUNTER_OVERFLOW   0x11C
 Overflow.
#define RA_ELC_EVENT_GPT13_COUNTER_UNDERFLOW   0x11D
 Underflow.
#define RA_ELC_EVENT_EDMAC0_EINT   0x120
 EDMAC 0 interrupt.
#define RA_ELC_EVENT_SCI0_RXI   0x124
 Receive data full.
#define RA_ELC_EVENT_SCI0_TXI   0x125
 Transmit data empty.
#define RA_ELC_EVENT_SCI0_TEI   0x126
 Transmit end.
#define RA_ELC_EVENT_SCI0_ERI   0x127
 Receive error.
#define RA_ELC_EVENT_SCI0_AED   0x128
 Active edge detection.
#define RA_ELC_EVENT_SCI0_BFD   0x129
 Break field detection.
#define RA_ELC_EVENT_SCI0_AM   0x12A
 Address match event.
#define RA_ELC_EVENT_SCI1_RXI   0x12B
 Receive data full.
#define RA_ELC_EVENT_SCI1_TXI   0x12C
 Transmit data empty.
#define RA_ELC_EVENT_SCI1_TEI   0x12D
 Transmit end.
#define RA_ELC_EVENT_SCI1_ERI   0x12E
 Receive error.
#define RA_ELC_EVENT_SCI1_AED   0x12F
 Active edge detection.
#define RA_ELC_EVENT_SCI1_BFD   0x130
 Break field detection.
#define RA_ELC_EVENT_SCI1_AM   0x131
 Address match event.
#define RA_ELC_EVENT_SCI2_RXI   0x132
 Receive data full.
#define RA_ELC_EVENT_SCI2_TXI   0x133
 Transmit data empty.
#define RA_ELC_EVENT_SCI2_TEI   0x134
 Transmit end.
#define RA_ELC_EVENT_SCI2_ERI   0x135
 Receive error.
#define RA_ELC_EVENT_SCI2_AM   0x138
 Address match event.
#define RA_ELC_EVENT_SCI3_RXI   0x139
 Receive data full.
#define RA_ELC_EVENT_SCI3_TXI   0x13A
 Transmit data empty.
#define RA_ELC_EVENT_SCI3_TEI   0x13B
 Transmit end.
#define RA_ELC_EVENT_SCI3_ERI   0x13C
 Receive error.
#define RA_ELC_EVENT_SCI3_AM   0x13F
 Address match event.
#define RA_ELC_EVENT_SCI4_RXI   0x140
 Receive data full.
#define RA_ELC_EVENT_SCI4_TXI   0x141
 Transmit data empty.
#define RA_ELC_EVENT_SCI4_TEI   0x142
 Transmit end.
#define RA_ELC_EVENT_SCI4_ERI   0x143
 Receive error.
#define RA_ELC_EVENT_SCI4_AM   0x146
 Address match event.
#define RA_ELC_EVENT_SCI9_RXI   0x163
 Receive data full.
#define RA_ELC_EVENT_SCI9_TXI   0x164
 Transmit data empty.
#define RA_ELC_EVENT_SCI9_TEI   0x165
 Transmit end.
#define RA_ELC_EVENT_SCI9_ERI   0x166
 Receive error.
#define RA_ELC_EVENT_SCI9_AM   0x169
 Address match event.
#define RA_ELC_EVENT_SPI0_RXI   0x178
 Receive buffer full.
#define RA_ELC_EVENT_SPI0_TXI   0x179
 Transmit buffer empty.
#define RA_ELC_EVENT_SPI0_IDLE   0x17A
 Idle.
#define RA_ELC_EVENT_SPI0_ERI   0x17B
 Error.
#define RA_ELC_EVENT_SPI0_TEI   0x17C
 Transmission complete event.
#define RA_ELC_EVENT_SPI1_RXI   0x17D
 Receive buffer full.
#define RA_ELC_EVENT_SPI1_TXI   0x17E
 Transmit buffer empty.
#define RA_ELC_EVENT_SPI1_IDLE   0x17F
 Idle.
#define RA_ELC_EVENT_SPI1_ERI   0x180
 Error.
#define RA_ELC_EVENT_SPI1_TEI   0x181
 Transmission complete event.
#define RA_ELC_EVENT_CAN_RXF   0x185
 Global receive FIFO interrupt.
#define RA_ELC_EVENT_CAN_GLERR   0x186
 Global error.
#define RA_ELC_EVENT_CAN0_DMAREQ0   0x187
 RX fifo DMA request 0.
#define RA_ELC_EVENT_CAN0_DMAREQ1   0x188
 RX fifo DMA request 1.
#define RA_ELC_EVENT_CAN1_DMAREQ0   0x18B
 RX fifo DMA request 0.
#define RA_ELC_EVENT_CAN1_DMAREQ1   0x18C
 RX fifo DMA request 1.
#define RA_ELC_EVENT_CAN0_TX   0x18F
 Transmit interrupt.
#define RA_ELC_EVENT_CAN0_CHERR   0x190
 Channel error.
#define RA_ELC_EVENT_CAN0_COMFRX   0x191
 Common FIFO receive interrupt.
#define RA_ELC_EVENT_CAN0_CF_DMAREQ   0x192
 Channel DMA request.
#define RA_ELC_EVENT_CAN0_RXMB   0x193
 Receive message buffer interrupt.
#define RA_ELC_EVENT_CAN1_TX   0x194
 Transmit interrupt.
#define RA_ELC_EVENT_CAN1_CHERR   0x195
 Channel error.
#define RA_ELC_EVENT_CAN1_COMFRX   0x196
 Common FIFO receive interrupt.
#define RA_ELC_EVENT_CAN1_CF_DMAREQ   0x197
 Channel DMA request.
#define RA_ELC_EVENT_CAN1_RXMB   0x198
 Receive message buffer interrupt.
#define RA_ELC_EVENT_CAN0_MRAM_ERI   0x19B
 CANFD0 ECC error.
#define RA_ELC_EVENT_CAN1_MRAM_ERI   0x19C
 CANFD1 ECC error.
#define RA_ELC_EVENT_I3C0_RESPONSE   0x19D
 Response status buffer full.
#define RA_ELC_EVENT_I3C0_COMMAND   0x19E
 Command buffer empty.
#define RA_ELC_EVENT_I3C0_IBI   0x19F
 IBI status buffer full.
#define RA_ELC_EVENT_I3C0_RX   0x1A0
 Receive.
#define RA_ELC_EVENT_IICB0_RXI   0x1A0
 Receive.
#define RA_ELC_EVENT_I3C0_TX   0x1A1
 Transmit.
#define RA_ELC_EVENT_IICB0_TXI   0x1A1
 Transmit.
#define RA_ELC_EVENT_I3C0_RCV_STATUS   0x1A2
 Receive status buffer full.
#define RA_ELC_EVENT_I3C0_HRESP   0x1A3
 High priority response queue full.
#define RA_ELC_EVENT_I3C0_HCMD   0x1A4
 High priority command queue empty.
#define RA_ELC_EVENT_I3C0_HRX   0x1A5
 High priority rx data buffer full.
#define RA_ELC_EVENT_I3C0_HTX   0x1A6
 High priority tx data buffer empty.
#define RA_ELC_EVENT_I3C0_TEND   0x1A7
 Transmit end.
#define RA_ELC_EVENT_IICB0_TEI   0x1A7
 Transmit end.
#define RA_ELC_EVENT_I3C0_EEI   0x1A8
 Error.
#define RA_ELC_EVENT_IICB0_ERI   0x1A8
 Error.
#define RA_ELC_EVENT_I3C0_STEV   0x1A9
 Synchronous timing.
#define RA_ELC_EVENT_I3C0_MREFOVF   0x1AA
 MREF counter overflow.
#define RA_ELC_EVENT_I3C0_MREFCPT   0x1AB
 MREF capture.
#define RA_ELC_EVENT_I3C0_AMEV   0x1AC
 Additional master-initiated bus event.
#define RA_ELC_EVENT_I3C0_WU   0x1AD
 Wake-up Condition Detection interrupt.
#define RA_ELC_EVENT_ADC0_SCAN_END   0x1AE
 End of A/D scanning operation.
#define RA_ELC_EVENT_ADC0_SCAN_END_B   0x1AF
 A/D scan end interrupt for group B.
#define RA_ELC_EVENT_ADC0_WINDOW_A   0x1B0
 Window A Compare match interrupt.
#define RA_ELC_EVENT_ADC0_WINDOW_B   0x1B1
 Window B Compare match interrupt.
#define RA_ELC_EVENT_ADC0_COMPARE_MATCH   0x1B2
 Compare match.
#define RA_ELC_EVENT_ADC0_COMPARE_MISMATCH   0x1B3
 Compare mismatch.
#define RA_ELC_EVENT_ADC1_SCAN_END   0x1B4
 End of A/D scanning operation.
#define RA_ELC_EVENT_ADC1_SCAN_END_B   0x1B5
 A/D scan end interrupt for group B.
#define RA_ELC_EVENT_ADC1_WINDOW_A   0x1B6
 Window A Compare match interrupt.
#define RA_ELC_EVENT_ADC1_WINDOW_B   0x1B7
 Window B Compare match interrupt.
#define RA_ELC_EVENT_ADC1_COMPARE_MATCH   0x1B8
 Compare match.
#define RA_ELC_EVENT_ADC1_COMPARE_MISMATCH   0x1B9
 Compare mismatch.
#define RA_ELC_EVENT_DOC_INT   0x1BA
 Data operation circuit interrupt.
#define RA_ELC_EVENT_RSIP_TADI   0x1BC
 RSIP Tamper Detection.
Renesas RA ELC possible peripherals to be linked to event signals
#define RA_ELC_PERIPHERAL_GPT_A   0
 General PWM Timer A.
#define RA_ELC_PERIPHERAL_GPT_B   1
 General PWM Timer B.
#define RA_ELC_PERIPHERAL_GPT_C   2
 General PWM Timer C.
#define RA_ELC_PERIPHERAL_GPT_D   3
 General PWM Timer D.
#define RA_ELC_PERIPHERAL_GPT_E   4
 General PWM Timer E.
#define RA_ELC_PERIPHERAL_GPT_F   5
 General PWM Timer F.
#define RA_ELC_PERIPHERAL_GPT_G   6
 General PWM Timer G.
#define RA_ELC_PERIPHERAL_GPT_H   7
 General PWM Timer H.
#define RA_ELC_PERIPHERAL_ADC0   8
 ADC0.
#define RA_ELC_PERIPHERAL_ADC0_B   9
 ADC0 Group B.
#define RA_ELC_PERIPHERAL_ADC1   10
 ADC1.
#define RA_ELC_PERIPHERAL_ADC1_B   11
 ADC1 Group B.
#define RA_ELC_PERIPHERAL_DAC0   12
 DAC0.
#define RA_ELC_PERIPHERAL_DAC1   13
 DAC1.
#define RA_ELC_PERIPHERAL_IOPORT1   14
 IOPORT1.
#define RA_ELC_PERIPHERAL_IOPORT2   15
 IOPORT2.
#define RA_ELC_PERIPHERAL_IOPORT3   16
 IOPORT3.
#define RA_ELC_PERIPHERAL_IOPORT4   17
 IOPORT4.
#define RA_ELC_PERIPHERAL_I3C   30
 I3C.

Detailed Description

Renesas RA8T1 Event Link Controller (ELC) definitions.

Macro Definition Documentation

◆ RA_ELC_EVENT_ACMPHS0_INT

#define RA_ELC_EVENT_ACMPHS0_INT   0x07B

High Speed analog comparator channel 0.

◆ RA_ELC_EVENT_ACMPHS1_INT

#define RA_ELC_EVENT_ACMPHS1_INT   0x07C

High Speed analog comparator channel 1.

◆ RA_ELC_EVENT_ADC0_COMPARE_MATCH

#define RA_ELC_EVENT_ADC0_COMPARE_MATCH   0x1B2

Compare match.

◆ RA_ELC_EVENT_ADC0_COMPARE_MISMATCH

#define RA_ELC_EVENT_ADC0_COMPARE_MISMATCH   0x1B3

Compare mismatch.

◆ RA_ELC_EVENT_ADC0_SCAN_END

#define RA_ELC_EVENT_ADC0_SCAN_END   0x1AE

End of A/D scanning operation.

◆ RA_ELC_EVENT_ADC0_SCAN_END_B

#define RA_ELC_EVENT_ADC0_SCAN_END_B   0x1AF

A/D scan end interrupt for group B.

◆ RA_ELC_EVENT_ADC0_WINDOW_A

#define RA_ELC_EVENT_ADC0_WINDOW_A   0x1B0

Window A Compare match interrupt.

◆ RA_ELC_EVENT_ADC0_WINDOW_B

#define RA_ELC_EVENT_ADC0_WINDOW_B   0x1B1

Window B Compare match interrupt.

◆ RA_ELC_EVENT_ADC1_COMPARE_MATCH

#define RA_ELC_EVENT_ADC1_COMPARE_MATCH   0x1B8

Compare match.

◆ RA_ELC_EVENT_ADC1_COMPARE_MISMATCH

#define RA_ELC_EVENT_ADC1_COMPARE_MISMATCH   0x1B9

Compare mismatch.

◆ RA_ELC_EVENT_ADC1_SCAN_END

#define RA_ELC_EVENT_ADC1_SCAN_END   0x1B4

End of A/D scanning operation.

◆ RA_ELC_EVENT_ADC1_SCAN_END_B

#define RA_ELC_EVENT_ADC1_SCAN_END_B   0x1B5

A/D scan end interrupt for group B.

◆ RA_ELC_EVENT_ADC1_WINDOW_A

#define RA_ELC_EVENT_ADC1_WINDOW_A   0x1B6

Window A Compare match interrupt.

◆ RA_ELC_EVENT_ADC1_WINDOW_B

#define RA_ELC_EVENT_ADC1_WINDOW_B   0x1B7

Window B Compare match interrupt.

◆ RA_ELC_EVENT_AGT0_COMPARE_A

#define RA_ELC_EVENT_AGT0_COMPARE_A   0x047

AGT0 Compare match A.

◆ RA_ELC_EVENT_AGT0_COMPARE_B

#define RA_ELC_EVENT_AGT0_COMPARE_B   0x048

AGT0 Compare match B.

◆ RA_ELC_EVENT_AGT0_INT

#define RA_ELC_EVENT_AGT0_INT   0x046

AGT0 interrupt.

◆ RA_ELC_EVENT_AGT1_COMPARE_A

#define RA_ELC_EVENT_AGT1_COMPARE_A   0x04A

AGT1 Compare match A.

◆ RA_ELC_EVENT_AGT1_COMPARE_B

#define RA_ELC_EVENT_AGT1_COMPARE_B   0x04B

AGT1 Compare match B.

◆ RA_ELC_EVENT_AGT1_INT

#define RA_ELC_EVENT_AGT1_INT   0x049

AGT1 interrupt.

◆ RA_ELC_EVENT_CAC_FREQUENCY_ERROR

#define RA_ELC_EVENT_CAC_FREQUENCY_ERROR   0x08C

Frequency error interrupt.

◆ RA_ELC_EVENT_CAC_MEASUREMENT_END

#define RA_ELC_EVENT_CAC_MEASUREMENT_END   0x08D

Measurement end interrupt.

◆ RA_ELC_EVENT_CAC_OVERFLOW

#define RA_ELC_EVENT_CAC_OVERFLOW   0x08E

Overflow interrupt.

◆ RA_ELC_EVENT_CAN0_CF_DMAREQ

#define RA_ELC_EVENT_CAN0_CF_DMAREQ   0x192

Channel DMA request.

◆ RA_ELC_EVENT_CAN0_CHERR

#define RA_ELC_EVENT_CAN0_CHERR   0x190

Channel error.

◆ RA_ELC_EVENT_CAN0_COMFRX

#define RA_ELC_EVENT_CAN0_COMFRX   0x191

Common FIFO receive interrupt.

◆ RA_ELC_EVENT_CAN0_DMAREQ0

#define RA_ELC_EVENT_CAN0_DMAREQ0   0x187

RX fifo DMA request 0.

◆ RA_ELC_EVENT_CAN0_DMAREQ1

#define RA_ELC_EVENT_CAN0_DMAREQ1   0x188

RX fifo DMA request 1.

◆ RA_ELC_EVENT_CAN0_MRAM_ERI

#define RA_ELC_EVENT_CAN0_MRAM_ERI   0x19B

CANFD0 ECC error.

◆ RA_ELC_EVENT_CAN0_RXMB

#define RA_ELC_EVENT_CAN0_RXMB   0x193

Receive message buffer interrupt.

◆ RA_ELC_EVENT_CAN0_TX

#define RA_ELC_EVENT_CAN0_TX   0x18F

Transmit interrupt.

◆ RA_ELC_EVENT_CAN1_CF_DMAREQ

#define RA_ELC_EVENT_CAN1_CF_DMAREQ   0x197

Channel DMA request.

◆ RA_ELC_EVENT_CAN1_CHERR

#define RA_ELC_EVENT_CAN1_CHERR   0x195

Channel error.

◆ RA_ELC_EVENT_CAN1_COMFRX

#define RA_ELC_EVENT_CAN1_COMFRX   0x196

Common FIFO receive interrupt.

◆ RA_ELC_EVENT_CAN1_DMAREQ0

#define RA_ELC_EVENT_CAN1_DMAREQ0   0x18B

RX fifo DMA request 0.

◆ RA_ELC_EVENT_CAN1_DMAREQ1

#define RA_ELC_EVENT_CAN1_DMAREQ1   0x18C

RX fifo DMA request 1.

◆ RA_ELC_EVENT_CAN1_MRAM_ERI

#define RA_ELC_EVENT_CAN1_MRAM_ERI   0x19C

CANFD1 ECC error.

◆ RA_ELC_EVENT_CAN1_RXMB

#define RA_ELC_EVENT_CAN1_RXMB   0x198

Receive message buffer interrupt.

◆ RA_ELC_EVENT_CAN1_TX

#define RA_ELC_EVENT_CAN1_TX   0x194

Transmit interrupt.

◆ RA_ELC_EVENT_CAN_GLERR

#define RA_ELC_EVENT_CAN_GLERR   0x186

Global error.

◆ RA_ELC_EVENT_CAN_RXF

#define RA_ELC_EVENT_CAN_RXF   0x185

Global receive FIFO interrupt.

◆ RA_ELC_EVENT_CGC_MOSC_STOP

#define RA_ELC_EVENT_CGC_MOSC_STOP   0x03E

Main Clock oscillation stop.

◆ RA_ELC_EVENT_DBG_CTIIRQ0

#define RA_ELC_EVENT_DBG_CTIIRQ0   0x029

Coresight Crosstrigger.

◆ RA_ELC_EVENT_DBG_CTIIRQ1

#define RA_ELC_EVENT_DBG_CTIIRQ1   0x02A

Coresight Crosstrigger.

◆ RA_ELC_EVENT_DBG_JBRXI

#define RA_ELC_EVENT_DBG_JBRXI   0x02B

JB RXI.

◆ RA_ELC_EVENT_DMA_TRANSERR

#define RA_ELC_EVENT_DMA_TRANSERR   0x027

DMA transfer error.

◆ RA_ELC_EVENT_DMAC0_INT

#define RA_ELC_EVENT_DMAC0_INT   0x011

DMAC0 transfer end.

◆ RA_ELC_EVENT_DMAC1_INT

#define RA_ELC_EVENT_DMAC1_INT   0x012

DMAC1 transfer end.

◆ RA_ELC_EVENT_DMAC2_INT

#define RA_ELC_EVENT_DMAC2_INT   0x013

DMAC2 transfer end.

◆ RA_ELC_EVENT_DMAC3_INT

#define RA_ELC_EVENT_DMAC3_INT   0x014

DMAC3 transfer end.

◆ RA_ELC_EVENT_DMAC4_INT

#define RA_ELC_EVENT_DMAC4_INT   0x015

DMAC4 transfer end.

◆ RA_ELC_EVENT_DMAC5_INT

#define RA_ELC_EVENT_DMAC5_INT   0x016

DMAC5 transfer end.

◆ RA_ELC_EVENT_DMAC6_INT

#define RA_ELC_EVENT_DMAC6_INT   0x017

DMAC6 transfer end.

◆ RA_ELC_EVENT_DMAC7_INT

#define RA_ELC_EVENT_DMAC7_INT   0x018

DMAC7 transfer end.

◆ RA_ELC_EVENT_DOC_INT

#define RA_ELC_EVENT_DOC_INT   0x1BA

Data operation circuit interrupt.

◆ RA_ELC_EVENT_DTC_COMPLETE

#define RA_ELC_EVENT_DTC_COMPLETE   0x022

DTC transfer complete.

◆ RA_ELC_EVENT_DTC_END

#define RA_ELC_EVENT_DTC_END   0x021

DTC transfer end.

◆ RA_ELC_EVENT_EDMAC0_EINT

#define RA_ELC_EVENT_EDMAC0_EINT   0x120

EDMAC 0 interrupt.

◆ RA_ELC_EVENT_ELC_SOFTWARE_EVENT_0

#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_0   0x083

Software event 0.

◆ RA_ELC_EVENT_ELC_SOFTWARE_EVENT_1

#define RA_ELC_EVENT_ELC_SOFTWARE_EVENT_1   0x084

Software event 1.

◆ RA_ELC_EVENT_FCU_FIFERR

#define RA_ELC_EVENT_FCU_FIFERR   0x030

Flash access error.

◆ RA_ELC_EVENT_FCU_FRDYI

#define RA_ELC_EVENT_FCU_FRDYI   0x031

Flash ready.

◆ RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_A   0x0A1

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT0_CAPTURE_COMPARE_B   0x0A2

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT0_COMPARE_C

#define RA_ELC_EVENT_GPT0_COMPARE_C   0x0A3

Compare match C.

◆ RA_ELC_EVENT_GPT0_COMPARE_D

#define RA_ELC_EVENT_GPT0_COMPARE_D   0x0A4

Compare match D.

◆ RA_ELC_EVENT_GPT0_COMPARE_E

#define RA_ELC_EVENT_GPT0_COMPARE_E   0x0A5

Compare match E.

◆ RA_ELC_EVENT_GPT0_COMPARE_F

#define RA_ELC_EVENT_GPT0_COMPARE_F   0x0A6

Compare match F.

◆ RA_ELC_EVENT_GPT0_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT0_COUNTER_OVERFLOW   0x0A7

Overflow.

◆ RA_ELC_EVENT_GPT0_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT0_COUNTER_UNDERFLOW   0x0A8

Underflow.

◆ RA_ELC_EVENT_GPT0_PC

#define RA_ELC_EVENT_GPT0_PC   0x0A9

Period count function finish.

◆ RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_A   0x0FB

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT10_CAPTURE_COMPARE_B   0x0FC

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT10_COMPARE_C

#define RA_ELC_EVENT_GPT10_COMPARE_C   0x0FD

Compare match C.

◆ RA_ELC_EVENT_GPT10_COMPARE_D

#define RA_ELC_EVENT_GPT10_COMPARE_D   0x0FE

Compare match D.

◆ RA_ELC_EVENT_GPT10_COMPARE_E

#define RA_ELC_EVENT_GPT10_COMPARE_E   0x0FF

Compare match E.

◆ RA_ELC_EVENT_GPT10_COMPARE_F

#define RA_ELC_EVENT_GPT10_COMPARE_F   0x100

Compare match F.

◆ RA_ELC_EVENT_GPT10_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT10_COUNTER_OVERFLOW   0x101

Overflow.

◆ RA_ELC_EVENT_GPT10_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT10_COUNTER_UNDERFLOW   0x102

Underflow.

◆ RA_ELC_EVENT_GPT10_PC

#define RA_ELC_EVENT_GPT10_PC   0x103

Period count function finish.

◆ RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_A   0x104

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT11_CAPTURE_COMPARE_B   0x105

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT11_COMPARE_C

#define RA_ELC_EVENT_GPT11_COMPARE_C   0x106

Compare match C.

◆ RA_ELC_EVENT_GPT11_COMPARE_D

#define RA_ELC_EVENT_GPT11_COMPARE_D   0x107

Compare match D.

◆ RA_ELC_EVENT_GPT11_COMPARE_E

#define RA_ELC_EVENT_GPT11_COMPARE_E   0x108

Compare match E.

◆ RA_ELC_EVENT_GPT11_COMPARE_F

#define RA_ELC_EVENT_GPT11_COMPARE_F   0x109

Compare match F.

◆ RA_ELC_EVENT_GPT11_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT11_COUNTER_OVERFLOW   0x10A

Overflow.

◆ RA_ELC_EVENT_GPT11_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT11_COUNTER_UNDERFLOW   0x10B

Underflow.

◆ RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_A   0x10D

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT12_CAPTURE_COMPARE_B   0x10E

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT12_COMPARE_C

#define RA_ELC_EVENT_GPT12_COMPARE_C   0x10F

Compare match C.

◆ RA_ELC_EVENT_GPT12_COMPARE_D

#define RA_ELC_EVENT_GPT12_COMPARE_D   0x110

Compare match D.

◆ RA_ELC_EVENT_GPT12_COMPARE_E

#define RA_ELC_EVENT_GPT12_COMPARE_E   0x111

Compare match E.

◆ RA_ELC_EVENT_GPT12_COMPARE_F

#define RA_ELC_EVENT_GPT12_COMPARE_F   0x112

Compare match F.

◆ RA_ELC_EVENT_GPT12_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT12_COUNTER_OVERFLOW   0x113

Overflow.

◆ RA_ELC_EVENT_GPT12_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT12_COUNTER_UNDERFLOW   0x114

Underflow.

◆ RA_ELC_EVENT_GPT13_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT13_CAPTURE_COMPARE_A   0x116

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT13_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT13_CAPTURE_COMPARE_B   0x117

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT13_COMPARE_C

#define RA_ELC_EVENT_GPT13_COMPARE_C   0x118

Compare match C.

◆ RA_ELC_EVENT_GPT13_COMPARE_D

#define RA_ELC_EVENT_GPT13_COMPARE_D   0x119

Compare match D.

◆ RA_ELC_EVENT_GPT13_COMPARE_E

#define RA_ELC_EVENT_GPT13_COMPARE_E   0x11A

Compare match E.

◆ RA_ELC_EVENT_GPT13_COMPARE_F

#define RA_ELC_EVENT_GPT13_COMPARE_F   0x11B

Compare match F.

◆ RA_ELC_EVENT_GPT13_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT13_COUNTER_OVERFLOW   0x11C

Overflow.

◆ RA_ELC_EVENT_GPT13_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT13_COUNTER_UNDERFLOW   0x11D

Underflow.

◆ RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_A   0x0AA

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT1_CAPTURE_COMPARE_B   0x0AB

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT1_COMPARE_C

#define RA_ELC_EVENT_GPT1_COMPARE_C   0x0AC

Compare match C.

◆ RA_ELC_EVENT_GPT1_COMPARE_D

#define RA_ELC_EVENT_GPT1_COMPARE_D   0x0AD

Compare match D.

◆ RA_ELC_EVENT_GPT1_COMPARE_E

#define RA_ELC_EVENT_GPT1_COMPARE_E   0x0AE

Compare match E.

◆ RA_ELC_EVENT_GPT1_COMPARE_F

#define RA_ELC_EVENT_GPT1_COMPARE_F   0x0AF

Compare match F.

◆ RA_ELC_EVENT_GPT1_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT1_COUNTER_OVERFLOW   0x0B0

Overflow.

◆ RA_ELC_EVENT_GPT1_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT1_COUNTER_UNDERFLOW   0x0B1

Underflow.

◆ RA_ELC_EVENT_GPT1_PC

#define RA_ELC_EVENT_GPT1_PC   0x0B2

Period count function finish.

◆ RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_A   0x0B3

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT2_CAPTURE_COMPARE_B   0x0B4

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT2_COMPARE_C

#define RA_ELC_EVENT_GPT2_COMPARE_C   0x0B5

Compare match C.

◆ RA_ELC_EVENT_GPT2_COMPARE_D

#define RA_ELC_EVENT_GPT2_COMPARE_D   0x0B6

Compare match D.

◆ RA_ELC_EVENT_GPT2_COMPARE_E

#define RA_ELC_EVENT_GPT2_COMPARE_E   0x0B7

Compare match E.

◆ RA_ELC_EVENT_GPT2_COMPARE_F

#define RA_ELC_EVENT_GPT2_COMPARE_F   0x0B8

Compare match F.

◆ RA_ELC_EVENT_GPT2_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT2_COUNTER_OVERFLOW   0x0B9

Overflow.

◆ RA_ELC_EVENT_GPT2_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT2_COUNTER_UNDERFLOW   0x0BA

Underflow.

◆ RA_ELC_EVENT_GPT2_PC

#define RA_ELC_EVENT_GPT2_PC   0x0BB

Period count function finish.

◆ RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_A   0x0BC

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT3_CAPTURE_COMPARE_B   0x0BD

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT3_COMPARE_C

#define RA_ELC_EVENT_GPT3_COMPARE_C   0x0BE

Compare match C.

◆ RA_ELC_EVENT_GPT3_COMPARE_D

#define RA_ELC_EVENT_GPT3_COMPARE_D   0x0BF

Compare match D.

◆ RA_ELC_EVENT_GPT3_COMPARE_E

#define RA_ELC_EVENT_GPT3_COMPARE_E   0x0C0

Compare match E.

◆ RA_ELC_EVENT_GPT3_COMPARE_F

#define RA_ELC_EVENT_GPT3_COMPARE_F   0x0C1

Compare match F.

◆ RA_ELC_EVENT_GPT3_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT3_COUNTER_OVERFLOW   0x0C2

Overflow.

◆ RA_ELC_EVENT_GPT3_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT3_COUNTER_UNDERFLOW   0x0C3

Underflow.

◆ RA_ELC_EVENT_GPT3_PC

#define RA_ELC_EVENT_GPT3_PC   0x0C4

Period count function finish.

◆ RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_A   0x0C5

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT4_CAPTURE_COMPARE_B   0x0C6

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT4_COMPARE_C

#define RA_ELC_EVENT_GPT4_COMPARE_C   0x0C7

Compare match C.

◆ RA_ELC_EVENT_GPT4_COMPARE_D

#define RA_ELC_EVENT_GPT4_COMPARE_D   0x0C8

Compare match D.

◆ RA_ELC_EVENT_GPT4_COMPARE_E

#define RA_ELC_EVENT_GPT4_COMPARE_E   0x0C9

Compare match E.

◆ RA_ELC_EVENT_GPT4_COMPARE_F

#define RA_ELC_EVENT_GPT4_COMPARE_F   0x0CA

Compare match F.

◆ RA_ELC_EVENT_GPT4_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT4_COUNTER_OVERFLOW   0x0CB

Overflow.

◆ RA_ELC_EVENT_GPT4_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT4_COUNTER_UNDERFLOW   0x0CC

Underflow.

◆ RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_A   0x0CE

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT5_CAPTURE_COMPARE_B   0x0CF

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT5_COMPARE_C

#define RA_ELC_EVENT_GPT5_COMPARE_C   0x0D0

Compare match C.

◆ RA_ELC_EVENT_GPT5_COMPARE_D

#define RA_ELC_EVENT_GPT5_COMPARE_D   0x0D1

Compare match D.

◆ RA_ELC_EVENT_GPT5_COMPARE_E

#define RA_ELC_EVENT_GPT5_COMPARE_E   0x0D2

Compare match E.

◆ RA_ELC_EVENT_GPT5_COMPARE_F

#define RA_ELC_EVENT_GPT5_COMPARE_F   0x0D3

Compare match F.

◆ RA_ELC_EVENT_GPT5_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT5_COUNTER_OVERFLOW   0x0D4

Overflow.

◆ RA_ELC_EVENT_GPT5_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT5_COUNTER_UNDERFLOW   0x0D5

Underflow.

◆ RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_A   0x0D7

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT6_CAPTURE_COMPARE_B   0x0D8

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT6_COMPARE_C

#define RA_ELC_EVENT_GPT6_COMPARE_C   0x0D9

Compare match C.

◆ RA_ELC_EVENT_GPT6_COMPARE_D

#define RA_ELC_EVENT_GPT6_COMPARE_D   0x0DA

Compare match D.

◆ RA_ELC_EVENT_GPT6_COMPARE_E

#define RA_ELC_EVENT_GPT6_COMPARE_E   0x0DB

Compare match E.

◆ RA_ELC_EVENT_GPT6_COMPARE_F

#define RA_ELC_EVENT_GPT6_COMPARE_F   0x0DC

Compare match F.

◆ RA_ELC_EVENT_GPT6_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT6_COUNTER_OVERFLOW   0x0DD

Overflow.

◆ RA_ELC_EVENT_GPT6_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT6_COUNTER_UNDERFLOW   0x0DE

Underflow.

◆ RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_A   0x0E0

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT7_CAPTURE_COMPARE_B   0x0E1

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT7_COMPARE_C

#define RA_ELC_EVENT_GPT7_COMPARE_C   0x0E2

Compare match C.

◆ RA_ELC_EVENT_GPT7_COMPARE_D

#define RA_ELC_EVENT_GPT7_COMPARE_D   0x0E3

Compare match D.

◆ RA_ELC_EVENT_GPT7_COMPARE_E

#define RA_ELC_EVENT_GPT7_COMPARE_E   0x0E4

Compare match E.

◆ RA_ELC_EVENT_GPT7_COMPARE_F

#define RA_ELC_EVENT_GPT7_COMPARE_F   0x0E5

Compare match F.

◆ RA_ELC_EVENT_GPT7_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT7_COUNTER_OVERFLOW   0x0E6

Overflow.

◆ RA_ELC_EVENT_GPT7_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT7_COUNTER_UNDERFLOW   0x0E7

Underflow.

◆ RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_A   0x0E9

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT8_CAPTURE_COMPARE_B   0x0EA

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT8_COMPARE_C

#define RA_ELC_EVENT_GPT8_COMPARE_C   0x0EB

Compare match C.

◆ RA_ELC_EVENT_GPT8_COMPARE_D

#define RA_ELC_EVENT_GPT8_COMPARE_D   0x0EC

Compare match D.

◆ RA_ELC_EVENT_GPT8_COMPARE_E

#define RA_ELC_EVENT_GPT8_COMPARE_E   0x0ED

Compare match E.

◆ RA_ELC_EVENT_GPT8_COMPARE_F

#define RA_ELC_EVENT_GPT8_COMPARE_F   0x0EE

Compare match F.

◆ RA_ELC_EVENT_GPT8_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT8_COUNTER_OVERFLOW   0x0EF

Overflow.

◆ RA_ELC_EVENT_GPT8_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT8_COUNTER_UNDERFLOW   0x0F0

Underflow.

◆ RA_ELC_EVENT_GPT8_PC

#define RA_ELC_EVENT_GPT8_PC   0x0F1

Period count function finish.

◆ RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_A

#define RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_A   0x0F2

Capture/Compare match A.

◆ RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_B

#define RA_ELC_EVENT_GPT9_CAPTURE_COMPARE_B   0x0F3

Capture/Compare match B.

◆ RA_ELC_EVENT_GPT9_COMPARE_C

#define RA_ELC_EVENT_GPT9_COMPARE_C   0x0F4

Compare match C.

◆ RA_ELC_EVENT_GPT9_COMPARE_D

#define RA_ELC_EVENT_GPT9_COMPARE_D   0x0F5

Compare match D.

◆ RA_ELC_EVENT_GPT9_COMPARE_E

#define RA_ELC_EVENT_GPT9_COMPARE_E   0x0F6

Compare match E.

◆ RA_ELC_EVENT_GPT9_COMPARE_F

#define RA_ELC_EVENT_GPT9_COMPARE_F   0x0F7

Compare match F.

◆ RA_ELC_EVENT_GPT9_COUNTER_OVERFLOW

#define RA_ELC_EVENT_GPT9_COUNTER_OVERFLOW   0x0F8

Overflow.

◆ RA_ELC_EVENT_GPT9_COUNTER_UNDERFLOW

#define RA_ELC_EVENT_GPT9_COUNTER_UNDERFLOW   0x0F9

Underflow.

◆ RA_ELC_EVENT_GPT9_PC

#define RA_ELC_EVENT_GPT9_PC   0x0FA

Period count function finish.

◆ RA_ELC_EVENT_I3C0_AMEV

#define RA_ELC_EVENT_I3C0_AMEV   0x1AC

Additional master-initiated bus event.

◆ RA_ELC_EVENT_I3C0_COMMAND

#define RA_ELC_EVENT_I3C0_COMMAND   0x19E

Command buffer empty.

◆ RA_ELC_EVENT_I3C0_EEI

#define RA_ELC_EVENT_I3C0_EEI   0x1A8

Error.

◆ RA_ELC_EVENT_I3C0_HCMD

#define RA_ELC_EVENT_I3C0_HCMD   0x1A4

High priority command queue empty.

◆ RA_ELC_EVENT_I3C0_HRESP

#define RA_ELC_EVENT_I3C0_HRESP   0x1A3

High priority response queue full.

◆ RA_ELC_EVENT_I3C0_HRX

#define RA_ELC_EVENT_I3C0_HRX   0x1A5

High priority rx data buffer full.

◆ RA_ELC_EVENT_I3C0_HTX

#define RA_ELC_EVENT_I3C0_HTX   0x1A6

High priority tx data buffer empty.

◆ RA_ELC_EVENT_I3C0_IBI

#define RA_ELC_EVENT_I3C0_IBI   0x19F

IBI status buffer full.

◆ RA_ELC_EVENT_I3C0_MREFCPT

#define RA_ELC_EVENT_I3C0_MREFCPT   0x1AB

MREF capture.

◆ RA_ELC_EVENT_I3C0_MREFOVF

#define RA_ELC_EVENT_I3C0_MREFOVF   0x1AA

MREF counter overflow.

◆ RA_ELC_EVENT_I3C0_RCV_STATUS

#define RA_ELC_EVENT_I3C0_RCV_STATUS   0x1A2

Receive status buffer full.

◆ RA_ELC_EVENT_I3C0_RESPONSE

#define RA_ELC_EVENT_I3C0_RESPONSE   0x19D

Response status buffer full.

◆ RA_ELC_EVENT_I3C0_RX

#define RA_ELC_EVENT_I3C0_RX   0x1A0

Receive.

◆ RA_ELC_EVENT_I3C0_STEV

#define RA_ELC_EVENT_I3C0_STEV   0x1A9

Synchronous timing.

◆ RA_ELC_EVENT_I3C0_TEND

#define RA_ELC_EVENT_I3C0_TEND   0x1A7

Transmit end.

◆ RA_ELC_EVENT_I3C0_TX

#define RA_ELC_EVENT_I3C0_TX   0x1A1

Transmit.

◆ RA_ELC_EVENT_I3C0_WU

#define RA_ELC_EVENT_I3C0_WU   0x1AD

Wake-up Condition Detection interrupt.

◆ RA_ELC_EVENT_ICU_IRQ0

#define RA_ELC_EVENT_ICU_IRQ0   0x001

External pin interrupt 0.

◆ RA_ELC_EVENT_ICU_IRQ1

#define RA_ELC_EVENT_ICU_IRQ1   0x002

External pin interrupt 1.

◆ RA_ELC_EVENT_ICU_IRQ10

#define RA_ELC_EVENT_ICU_IRQ10   0x00B

External pin interrupt 10.

◆ RA_ELC_EVENT_ICU_IRQ11

#define RA_ELC_EVENT_ICU_IRQ11   0x00C

External pin interrupt 11.

◆ RA_ELC_EVENT_ICU_IRQ12

#define RA_ELC_EVENT_ICU_IRQ12   0x00D

External pin interrupt 12.

◆ RA_ELC_EVENT_ICU_IRQ13

#define RA_ELC_EVENT_ICU_IRQ13   0x00E

External pin interrupt 13.

◆ RA_ELC_EVENT_ICU_IRQ14

#define RA_ELC_EVENT_ICU_IRQ14   0x00F

External pin interrupt 14.

◆ RA_ELC_EVENT_ICU_IRQ15

#define RA_ELC_EVENT_ICU_IRQ15   0x010

External pin interrupt 15.

◆ RA_ELC_EVENT_ICU_IRQ2

#define RA_ELC_EVENT_ICU_IRQ2   0x003

External pin interrupt 2.

◆ RA_ELC_EVENT_ICU_IRQ3

#define RA_ELC_EVENT_ICU_IRQ3   0x004

External pin interrupt 3.

◆ RA_ELC_EVENT_ICU_IRQ4

#define RA_ELC_EVENT_ICU_IRQ4   0x005

External pin interrupt 4.

◆ RA_ELC_EVENT_ICU_IRQ5

#define RA_ELC_EVENT_ICU_IRQ5   0x006

External pin interrupt 5.

◆ RA_ELC_EVENT_ICU_IRQ6

#define RA_ELC_EVENT_ICU_IRQ6   0x007

External pin interrupt 6.

◆ RA_ELC_EVENT_ICU_IRQ7

#define RA_ELC_EVENT_ICU_IRQ7   0x008

External pin interrupt 7.

◆ RA_ELC_EVENT_ICU_IRQ8

#define RA_ELC_EVENT_ICU_IRQ8   0x009

External pin interrupt 8.

◆ RA_ELC_EVENT_ICU_IRQ9

#define RA_ELC_EVENT_ICU_IRQ9   0x00A

External pin interrupt 9.

◆ RA_ELC_EVENT_IIC0_ERI

#define RA_ELC_EVENT_IIC0_ERI   0x05F

Transfer error.

◆ RA_ELC_EVENT_IIC0_RXI

#define RA_ELC_EVENT_IIC0_RXI   0x05C

Receive data full.

◆ RA_ELC_EVENT_IIC0_TEI

#define RA_ELC_EVENT_IIC0_TEI   0x05E

Transmit end.

◆ RA_ELC_EVENT_IIC0_TXI

#define RA_ELC_EVENT_IIC0_TXI   0x05D

Transmit data empty.

◆ RA_ELC_EVENT_IIC0_WUI

#define RA_ELC_EVENT_IIC0_WUI   0x060

Wakeup interrupt.

◆ RA_ELC_EVENT_IIC1_ERI

#define RA_ELC_EVENT_IIC1_ERI   0x064

Transfer error.

◆ RA_ELC_EVENT_IIC1_RXI

#define RA_ELC_EVENT_IIC1_RXI   0x061

Receive data full.

◆ RA_ELC_EVENT_IIC1_TEI

#define RA_ELC_EVENT_IIC1_TEI   0x063

Transmit end.

◆ RA_ELC_EVENT_IIC1_TXI

#define RA_ELC_EVENT_IIC1_TXI   0x062

Transmit data empty.

◆ RA_ELC_EVENT_IICB0_ERI

#define RA_ELC_EVENT_IICB0_ERI   0x1A8

Error.

◆ RA_ELC_EVENT_IICB0_RXI

#define RA_ELC_EVENT_IICB0_RXI   0x1A0

Receive.

◆ RA_ELC_EVENT_IICB0_TEI

#define RA_ELC_EVENT_IICB0_TEI   0x1A7

Transmit end.

◆ RA_ELC_EVENT_IICB0_TXI

#define RA_ELC_EVENT_IICB0_TXI   0x1A1

Transmit.

◆ RA_ELC_EVENT_IOPORT_EVENT_1

#define RA_ELC_EVENT_IOPORT_EVENT_1   0x088

Port 1 event.

◆ RA_ELC_EVENT_IOPORT_EVENT_2

#define RA_ELC_EVENT_IOPORT_EVENT_2   0x089

Port 2 event.

◆ RA_ELC_EVENT_IOPORT_EVENT_3

#define RA_ELC_EVENT_IOPORT_EVENT_3   0x08A

Port 3 event.

◆ RA_ELC_EVENT_IOPORT_EVENT_4

#define RA_ELC_EVENT_IOPORT_EVENT_4   0x08B

Port 4 event.

◆ RA_ELC_EVENT_IWDT_UNDERFLOW

#define RA_ELC_EVENT_IWDT_UNDERFLOW   0x052

Independent watchdog underflow.

◆ RA_ELC_EVENT_LVD_LVD1

#define RA_ELC_EVENT_LVD_LVD1   0x038

Voltage monitor 1.

◆ RA_ELC_EVENT_LVD_LVD2

#define RA_ELC_EVENT_LVD_LVD2   0x039

Voltage monitor 2.

◆ RA_ELC_EVENT_NONE

#define RA_ELC_EVENT_NONE   0x0

Link disabled.

◆ RA_ELC_EVENT_OPS_UVW_EDGE

#define RA_ELC_EVENT_OPS_UVW_EDGE   0x0A0

UVW edge event.

◆ RA_ELC_EVENT_POEG0_EVENT

#define RA_ELC_EVENT_POEG0_EVENT   0x08F

Port Output disable 0 interrupt.

◆ RA_ELC_EVENT_POEG1_EVENT

#define RA_ELC_EVENT_POEG1_EVENT   0x090

Port Output disable 1 interrupt.

◆ RA_ELC_EVENT_POEG2_EVENT

#define RA_ELC_EVENT_POEG2_EVENT   0x091

Port Output disable 2 interrupt.

◆ RA_ELC_EVENT_POEG3_EVENT

#define RA_ELC_EVENT_POEG3_EVENT   0x092

Port Output disable 3 interrupt.

◆ RA_ELC_EVENT_RSIP_TADI

#define RA_ELC_EVENT_RSIP_TADI   0x1BC

RSIP Tamper Detection.

◆ RA_ELC_EVENT_SCI0_AED

#define RA_ELC_EVENT_SCI0_AED   0x128

Active edge detection.

◆ RA_ELC_EVENT_SCI0_AM

#define RA_ELC_EVENT_SCI0_AM   0x12A

Address match event.

◆ RA_ELC_EVENT_SCI0_BFD

#define RA_ELC_EVENT_SCI0_BFD   0x129

Break field detection.

◆ RA_ELC_EVENT_SCI0_ERI

#define RA_ELC_EVENT_SCI0_ERI   0x127

Receive error.

◆ RA_ELC_EVENT_SCI0_RXI

#define RA_ELC_EVENT_SCI0_RXI   0x124

Receive data full.

◆ RA_ELC_EVENT_SCI0_TEI

#define RA_ELC_EVENT_SCI0_TEI   0x126

Transmit end.

◆ RA_ELC_EVENT_SCI0_TXI

#define RA_ELC_EVENT_SCI0_TXI   0x125

Transmit data empty.

◆ RA_ELC_EVENT_SCI1_AED

#define RA_ELC_EVENT_SCI1_AED   0x12F

Active edge detection.

◆ RA_ELC_EVENT_SCI1_AM

#define RA_ELC_EVENT_SCI1_AM   0x131

Address match event.

◆ RA_ELC_EVENT_SCI1_BFD

#define RA_ELC_EVENT_SCI1_BFD   0x130

Break field detection.

◆ RA_ELC_EVENT_SCI1_ERI

#define RA_ELC_EVENT_SCI1_ERI   0x12E

Receive error.

◆ RA_ELC_EVENT_SCI1_RXI

#define RA_ELC_EVENT_SCI1_RXI   0x12B

Receive data full.

◆ RA_ELC_EVENT_SCI1_TEI

#define RA_ELC_EVENT_SCI1_TEI   0x12D

Transmit end.

◆ RA_ELC_EVENT_SCI1_TXI

#define RA_ELC_EVENT_SCI1_TXI   0x12C

Transmit data empty.

◆ RA_ELC_EVENT_SCI2_AM

#define RA_ELC_EVENT_SCI2_AM   0x138

Address match event.

◆ RA_ELC_EVENT_SCI2_ERI

#define RA_ELC_EVENT_SCI2_ERI   0x135

Receive error.

◆ RA_ELC_EVENT_SCI2_RXI

#define RA_ELC_EVENT_SCI2_RXI   0x132

Receive data full.

◆ RA_ELC_EVENT_SCI2_TEI

#define RA_ELC_EVENT_SCI2_TEI   0x134

Transmit end.

◆ RA_ELC_EVENT_SCI2_TXI

#define RA_ELC_EVENT_SCI2_TXI   0x133

Transmit data empty.

◆ RA_ELC_EVENT_SCI3_AM

#define RA_ELC_EVENT_SCI3_AM   0x13F

Address match event.

◆ RA_ELC_EVENT_SCI3_ERI

#define RA_ELC_EVENT_SCI3_ERI   0x13C

Receive error.

◆ RA_ELC_EVENT_SCI3_RXI

#define RA_ELC_EVENT_SCI3_RXI   0x139

Receive data full.

◆ RA_ELC_EVENT_SCI3_TEI

#define RA_ELC_EVENT_SCI3_TEI   0x13B

Transmit end.

◆ RA_ELC_EVENT_SCI3_TXI

#define RA_ELC_EVENT_SCI3_TXI   0x13A

Transmit data empty.

◆ RA_ELC_EVENT_SCI4_AM

#define RA_ELC_EVENT_SCI4_AM   0x146

Address match event.

◆ RA_ELC_EVENT_SCI4_ERI

#define RA_ELC_EVENT_SCI4_ERI   0x143

Receive error.

◆ RA_ELC_EVENT_SCI4_RXI

#define RA_ELC_EVENT_SCI4_RXI   0x140

Receive data full.

◆ RA_ELC_EVENT_SCI4_TEI

#define RA_ELC_EVENT_SCI4_TEI   0x142

Transmit end.

◆ RA_ELC_EVENT_SCI4_TXI

#define RA_ELC_EVENT_SCI4_TXI   0x141

Transmit data empty.

◆ RA_ELC_EVENT_SCI9_AM

#define RA_ELC_EVENT_SCI9_AM   0x169

Address match event.

◆ RA_ELC_EVENT_SCI9_ERI

#define RA_ELC_EVENT_SCI9_ERI   0x166

Receive error.

◆ RA_ELC_EVENT_SCI9_RXI

#define RA_ELC_EVENT_SCI9_RXI   0x163

Receive data full.

◆ RA_ELC_EVENT_SCI9_TEI

#define RA_ELC_EVENT_SCI9_TEI   0x165

Transmit end.

◆ RA_ELC_EVENT_SCI9_TXI

#define RA_ELC_EVENT_SCI9_TXI   0x164

Transmit data empty.

◆ RA_ELC_EVENT_SDHIMMC0_ACCS

#define RA_ELC_EVENT_SDHIMMC0_ACCS   0x06B

Card access.

◆ RA_ELC_EVENT_SDHIMMC0_CARD

#define RA_ELC_EVENT_SDHIMMC0_CARD   0x06D

Card detect.

◆ RA_ELC_EVENT_SDHIMMC0_DMA_REQ

#define RA_ELC_EVENT_SDHIMMC0_DMA_REQ   0x06E

DMA transfer request.

◆ RA_ELC_EVENT_SDHIMMC0_SDIO

#define RA_ELC_EVENT_SDHIMMC0_SDIO   0x06C

SDIO access.

◆ RA_ELC_EVENT_SDHIMMC1_ACCS

#define RA_ELC_EVENT_SDHIMMC1_ACCS   0x06F

Card access.

◆ RA_ELC_EVENT_SDHIMMC1_CARD

#define RA_ELC_EVENT_SDHIMMC1_CARD   0x071

Card detect.

◆ RA_ELC_EVENT_SDHIMMC1_DMA_REQ

#define RA_ELC_EVENT_SDHIMMC1_DMA_REQ   0x072

DMA transfer request.

◆ RA_ELC_EVENT_SDHIMMC1_SDIO

#define RA_ELC_EVENT_SDHIMMC1_SDIO   0x070

SDIO access.

◆ RA_ELC_EVENT_SPI0_ERI

#define RA_ELC_EVENT_SPI0_ERI   0x17B

Error.

◆ RA_ELC_EVENT_SPI0_IDLE

#define RA_ELC_EVENT_SPI0_IDLE   0x17A

Idle.

◆ RA_ELC_EVENT_SPI0_RXI

#define RA_ELC_EVENT_SPI0_RXI   0x178

Receive buffer full.

◆ RA_ELC_EVENT_SPI0_TEI

#define RA_ELC_EVENT_SPI0_TEI   0x17C

Transmission complete event.

◆ RA_ELC_EVENT_SPI0_TXI

#define RA_ELC_EVENT_SPI0_TXI   0x179

Transmit buffer empty.

◆ RA_ELC_EVENT_SPI1_ERI

#define RA_ELC_EVENT_SPI1_ERI   0x180

Error.

◆ RA_ELC_EVENT_SPI1_IDLE

#define RA_ELC_EVENT_SPI1_IDLE   0x17F

Idle.

◆ RA_ELC_EVENT_SPI1_RXI

#define RA_ELC_EVENT_SPI1_RXI   0x17D

Receive buffer full.

◆ RA_ELC_EVENT_SPI1_TEI

#define RA_ELC_EVENT_SPI1_TEI   0x181

Transmission complete event.

◆ RA_ELC_EVENT_SPI1_TXI

#define RA_ELC_EVENT_SPI1_TXI   0x17E

Transmit buffer empty.

◆ RA_ELC_EVENT_ULPT0_COMPARE_A

#define RA_ELC_EVENT_ULPT0_COMPARE_A   0x041

ULPT0 Compare match A.

◆ RA_ELC_EVENT_ULPT0_COMPARE_B

#define RA_ELC_EVENT_ULPT0_COMPARE_B   0x042

ULPT0 Compare match B.

◆ RA_ELC_EVENT_ULPT0_INT

#define RA_ELC_EVENT_ULPT0_INT   0x040

ULPT0 Underflow.

◆ RA_ELC_EVENT_ULPT1_COMPARE_A

#define RA_ELC_EVENT_ULPT1_COMPARE_A   0x044

ULPT1 Compare match A.

◆ RA_ELC_EVENT_ULPT1_COMPARE_B

#define RA_ELC_EVENT_ULPT1_COMPARE_B   0x045

ULPT1 Compare match B.

◆ RA_ELC_EVENT_ULPT1_INT

#define RA_ELC_EVENT_ULPT1_INT   0x043

ULPT1 Underflow.

◆ RA_ELC_EVENT_USBFS_FIFO_0

#define RA_ELC_EVENT_USBFS_FIFO_0   0x058

DMA/DTC transfer request 0.

◆ RA_ELC_EVENT_USBFS_FIFO_1

#define RA_ELC_EVENT_USBFS_FIFO_1   0x059

DMA/DTC transfer request 1.

◆ RA_ELC_EVENT_USBFS_INT

#define RA_ELC_EVENT_USBFS_INT   0x05A

USBFS INT.

◆ RA_ELC_EVENT_USBFS_RESUME

#define RA_ELC_EVENT_USBFS_RESUME   0x05B

USBFS RESUME.

◆ RA_ELC_EVENT_WDT0_UNDERFLOW

#define RA_ELC_EVENT_WDT0_UNDERFLOW   0x053

Watchdog 0 underflow.

◆ RA_ELC_PERIPHERAL_ADC0

#define RA_ELC_PERIPHERAL_ADC0   8

ADC0.

◆ RA_ELC_PERIPHERAL_ADC0_B

#define RA_ELC_PERIPHERAL_ADC0_B   9

ADC0 Group B.

◆ RA_ELC_PERIPHERAL_ADC1

#define RA_ELC_PERIPHERAL_ADC1   10

ADC1.

◆ RA_ELC_PERIPHERAL_ADC1_B

#define RA_ELC_PERIPHERAL_ADC1_B   11

ADC1 Group B.

◆ RA_ELC_PERIPHERAL_DAC0

#define RA_ELC_PERIPHERAL_DAC0   12

DAC0.

◆ RA_ELC_PERIPHERAL_DAC1

#define RA_ELC_PERIPHERAL_DAC1   13

DAC1.

◆ RA_ELC_PERIPHERAL_GPT_A

#define RA_ELC_PERIPHERAL_GPT_A   0

General PWM Timer A.

◆ RA_ELC_PERIPHERAL_GPT_B

#define RA_ELC_PERIPHERAL_GPT_B   1

General PWM Timer B.

◆ RA_ELC_PERIPHERAL_GPT_C

#define RA_ELC_PERIPHERAL_GPT_C   2

General PWM Timer C.

◆ RA_ELC_PERIPHERAL_GPT_D

#define RA_ELC_PERIPHERAL_GPT_D   3

General PWM Timer D.

◆ RA_ELC_PERIPHERAL_GPT_E

#define RA_ELC_PERIPHERAL_GPT_E   4

General PWM Timer E.

◆ RA_ELC_PERIPHERAL_GPT_F

#define RA_ELC_PERIPHERAL_GPT_F   5

General PWM Timer F.

◆ RA_ELC_PERIPHERAL_GPT_G

#define RA_ELC_PERIPHERAL_GPT_G   6

General PWM Timer G.

◆ RA_ELC_PERIPHERAL_GPT_H

#define RA_ELC_PERIPHERAL_GPT_H   7

General PWM Timer H.

◆ RA_ELC_PERIPHERAL_I3C

#define RA_ELC_PERIPHERAL_I3C   30

I3C.

◆ RA_ELC_PERIPHERAL_IOPORT1

#define RA_ELC_PERIPHERAL_IOPORT1   14

IOPORT1.

◆ RA_ELC_PERIPHERAL_IOPORT2

#define RA_ELC_PERIPHERAL_IOPORT2   15

IOPORT2.

◆ RA_ELC_PERIPHERAL_IOPORT3

#define RA_ELC_PERIPHERAL_IOPORT3   16

IOPORT3.

◆ RA_ELC_PERIPHERAL_IOPORT4

#define RA_ELC_PERIPHERAL_IOPORT4   17

IOPORT4.