sf32lb52x-pinctrl.h File Reference

#include "sf32lb-common-pinctrl.h"

Go to the source code of this file.

Macros
#define	SF32LB_PORT_SA   0U
#define	SF32LB_PORT_PA   1U
#define	PA00_GPIO   SF32LB_PINMUX(PA, 0U, 0U, 0U, 0U)
#define	PA00_LCDC1_SPI_RSTB   SF32LB_PINMUX(PA, 0U, 1U, 0U, 0U)
#define	PA00_I2C1_SDA   SF32LB_PINMUX(PA, 0U, 4U, 0x48U, 1U)
#define	PA00_I2C1_SCL   SF32LB_PINMUX(PA, 0U, 4U, 0x48U, 0U)
#define	PA00_I2C2_SDA   SF32LB_PINMUX(PA, 0U, 4U, 0x4CU, 1U)
#define	PA00_I2C2_SCL   SF32LB_PINMUX(PA, 0U, 4U, 0x4CU, 0U)
#define	PA00_I2C3_SDA   SF32LB_PINMUX(PA, 0U, 4U, 0x50U, 1U)
#define	PA00_I2C3_SCL   SF32LB_PINMUX(PA, 0U, 4U, 0x50U, 0U)
#define	PA00_I2C4_SDA   SF32LB_PINMUX(PA, 0U, 4U, 0x54U, 1U)
#define	PA00_I2C4_SCL   SF32LB_PINMUX(PA, 0U, 4U, 0x54U, 0U)
#define	PA00_USART1_CTS   SF32LB_PINMUX(PA, 0U, 4U, 0x58U, 3U)
#define	PA00_USART1_RTS   SF32LB_PINMUX(PA, 0U, 4U, 0x58U, 2U)
#define	PA00_USART1_RXD   SF32LB_PINMUX(PA, 0U, 4U, 0x58U, 1U)
#define	PA00_USART1_TXD   SF32LB_PINMUX(PA, 0U, 4U, 0x58U, 0U)
#define	PA00_USART2_CTS   SF32LB_PINMUX(PA, 0U, 4U, 0x5CU, 3U)
#define	PA00_USART2_RTS   SF32LB_PINMUX(PA, 0U, 4U, 0x5CU, 2U)
#define	PA00_USART2_RXD   SF32LB_PINMUX(PA, 0U, 4U, 0x5CU, 1U)
#define	PA00_USART2_TXD   SF32LB_PINMUX(PA, 0U, 4U, 0x5CU, 0U)
#define	PA00_USART3_CTS   SF32LB_PINMUX(PA, 0U, 4U, 0x60U, 3U)
#define	PA00_USART3_RTS   SF32LB_PINMUX(PA, 0U, 4U, 0x60U, 2U)
#define	PA00_USART3_RXD   SF32LB_PINMUX(PA, 0U, 4U, 0x60U, 1U)
#define	PA00_USART3_TXD   SF32LB_PINMUX(PA, 0U, 4U, 0x60U, 0U)
#define	PA00_GPTIM1_CH1   SF32LB_PINMUX(PA, 0U, 5U, 0x64U, 0U)
#define	PA00_GPTIM1_CH2   SF32LB_PINMUX(PA, 0U, 5U, 0x64U, 1U)
#define	PA00_GPTIM1_CH3   SF32LB_PINMUX(PA, 0U, 5U, 0x64U, 2U)
#define	PA00_GPTIM1_CH4   SF32LB_PINMUX(PA, 0U, 5U, 0x64U, 3U)
#define	PA00_GPTIM2_CH1   SF32LB_PINMUX(PA, 0U, 5U, 0x68U, 0U)
#define	PA00_GPTIM2_CH2   SF32LB_PINMUX(PA, 0U, 5U, 0x68U, 1U)
#define	PA00_GPTIM2_CH3   SF32LB_PINMUX(PA, 0U, 5U, 0x68U, 2U)
#define	PA00_GPTIM2_CH4   SF32LB_PINMUX(PA, 0U, 5U, 0x68U, 3U)
#define	PA00_GPTIM1_ETR   SF32LB_PINMUX(PA, 0U, 5U, 0x6CU, 0U)
#define	PA00_GPTIM2_ETR   SF32LB_PINMUX(PA, 0U, 5U, 0x6CU, 1U)
#define	PA00_LPTIM1_IN   SF32LB_PINMUX(PA, 0U, 5U, 0x70U, 0U)
#define	PA00_LPTIM1_OUT   SF32LB_PINMUX(PA, 0U, 5U, 0x70U, 1U)
#define	PA00_LPTIM1_ETR   SF32LB_PINMUX(PA, 0U, 5U, 0x70U, 2U)
#define	PA00_LPTIM2_IN   SF32LB_PINMUX(PA, 0U, 5U, 0x74U, 0U)
#define	PA00_LPTIM2_OUT   SF32LB_PINMUX(PA, 0U, 5U, 0x74U, 1U)
#define	PA00_LPTIM2_ETR   SF32LB_PINMUX(PA, 0U, 5U, 0x74U, 2U)
#define	PA00_ATIM1_CH1   SF32LB_PINMUX(PA, 0U, 5U, 0x78U, 0U)
#define	PA00_ATIM1_CH2   SF32LB_PINMUX(PA, 0U, 5U, 0x78U, 1U)
#define	PA00_ATIM1_CH3   SF32LB_PINMUX(PA, 0U, 5U, 0x78U, 2U)
#define	PA00_ATIM1_CH4   SF32LB_PINMUX(PA, 0U, 5U, 0x78U, 3U)
#define	PA00_ATIM1_CH1N   SF32LB_PINMUX(PA, 0U, 5U, 0x7CU, 0U)
#define	PA00_ATIM1_CH2N   SF32LB_PINMUX(PA, 0U, 5U, 0x7CU, 1U)
#define	PA00_ATIM1_CH3N   SF32LB_PINMUX(PA, 0U, 5U, 0x7CU, 2U)
#define	PA00_ATIM1_BK   SF32LB_PINMUX(PA, 0U, 5U, 0x80U, 0U)
#define	PA00_ATIM1_BK2   SF32LB_PINMUX(PA, 0U, 5U, 0x80U, 1U)
#define	PA00_ATIM1_ETR   SF32LB_PINMUX(PA, 0U, 5U, 0x80U, 2U)
#define	PA00_LCDC1_8080_RSTB   SF32LB_PINMUX(PA, 0U, 7U, 0U, 0U)
#define	PA01_GPIO   SF32LB_PINMUX(PA, 1U, 0U, 0U, 0U)
#define	PA01_I2C1_SDA   SF32LB_PINMUX(PA, 1U, 4U, 0x48U, 1U)
#define	PA01_I2C1_SCL   SF32LB_PINMUX(PA, 1U, 4U, 0x48U, 0U)
#define	PA01_I2C2_SDA   SF32LB_PINMUX(PA, 1U, 4U, 0x4CU, 1U)
#define	PA01_I2C2_SCL   SF32LB_PINMUX(PA, 1U, 4U, 0x4CU, 0U)
#define	PA01_I2C3_SDA   SF32LB_PINMUX(PA, 1U, 4U, 0x50U, 1U)
#define	PA01_I2C3_SCL   SF32LB_PINMUX(PA, 1U, 4U, 0x50U, 0U)
#define	PA01_I2C4_SDA   SF32LB_PINMUX(PA, 1U, 4U, 0x54U, 1U)
#define	PA01_I2C4_SCL   SF32LB_PINMUX(PA, 1U, 4U, 0x54U, 0U)
#define	PA01_USART1_CTS   SF32LB_PINMUX(PA, 1U, 4U, 0x58U, 3U)
#define	PA01_USART1_RTS   SF32LB_PINMUX(PA, 1U, 4U, 0x58U, 2U)
#define	PA01_USART1_RXD   SF32LB_PINMUX(PA, 1U, 4U, 0x58U, 1U)
#define	PA01_USART1_TXD   SF32LB_PINMUX(PA, 1U, 4U, 0x58U, 0U)
#define	PA01_USART2_CTS   SF32LB_PINMUX(PA, 1U, 4U, 0x5CU, 3U)
#define	PA01_USART2_RTS   SF32LB_PINMUX(PA, 1U, 4U, 0x5CU, 2U)
#define	PA01_USART2_RXD   SF32LB_PINMUX(PA, 1U, 4U, 0x5CU, 1U)
#define	PA01_USART2_TXD   SF32LB_PINMUX(PA, 1U, 4U, 0x5CU, 0U)
#define	PA01_USART3_CTS   SF32LB_PINMUX(PA, 1U, 4U, 0x60U, 3U)
#define	PA01_USART3_RTS   SF32LB_PINMUX(PA, 1U, 4U, 0x60U, 2U)
#define	PA01_USART3_RXD   SF32LB_PINMUX(PA, 1U, 4U, 0x60U, 1U)
#define	PA01_USART3_TXD   SF32LB_PINMUX(PA, 1U, 4U, 0x60U, 0U)
#define	PA01_GPTIM1_CH1   SF32LB_PINMUX(PA, 1U, 5U, 0x64U, 0U)
#define	PA01_GPTIM1_CH2   SF32LB_PINMUX(PA, 1U, 5U, 0x64U, 1U)
#define	PA01_GPTIM1_CH3   SF32LB_PINMUX(PA, 1U, 5U, 0x64U, 2U)
#define	PA01_GPTIM1_CH4   SF32LB_PINMUX(PA, 1U, 5U, 0x64U, 3U)
#define	PA01_GPTIM2_CH1   SF32LB_PINMUX(PA, 1U, 5U, 0x68U, 0U)
#define	PA01_GPTIM2_CH2   SF32LB_PINMUX(PA, 1U, 5U, 0x68U, 1U)
#define	PA01_GPTIM2_CH3   SF32LB_PINMUX(PA, 1U, 5U, 0x68U, 2U)
#define	PA01_GPTIM2_CH4   SF32LB_PINMUX(PA, 1U, 5U, 0x68U, 3U)
#define	PA01_GPTIM1_ETR   SF32LB_PINMUX(PA, 1U, 5U, 0x6CU, 0U)
#define	PA01_GPTIM2_ETR   SF32LB_PINMUX(PA, 1U, 5U, 0x6CU, 1U)
#define	PA01_LPTIM1_IN   SF32LB_PINMUX(PA, 1U, 5U, 0x70U, 0U)
#define	PA01_LPTIM1_OUT   SF32LB_PINMUX(PA, 1U, 5U, 0x70U, 1U)
#define	PA01_LPTIM1_ETR   SF32LB_PINMUX(PA, 1U, 5U, 0x70U, 2U)
#define	PA01_LPTIM2_IN   SF32LB_PINMUX(PA, 1U, 5U, 0x74U, 0U)
#define	PA01_LPTIM2_OUT   SF32LB_PINMUX(PA, 1U, 5U, 0x74U, 1U)
#define	PA01_LPTIM2_ETR   SF32LB_PINMUX(PA, 1U, 5U, 0x74U, 2U)
#define	PA01_ATIM1_CH1   SF32LB_PINMUX(PA, 1U, 5U, 0x78U, 0U)
#define	PA01_ATIM1_CH2   SF32LB_PINMUX(PA, 1U, 5U, 0x78U, 1U)
#define	PA01_ATIM1_CH3   SF32LB_PINMUX(PA, 1U, 5U, 0x78U, 2U)
#define	PA01_ATIM1_CH4   SF32LB_PINMUX(PA, 1U, 5U, 0x78U, 3U)
#define	PA01_ATIM1_CH1N   SF32LB_PINMUX(PA, 1U, 5U, 0x7CU, 0U)
#define	PA01_ATIM1_CH2N   SF32LB_PINMUX(PA, 1U, 5U, 0x7CU, 1U)
#define	PA01_ATIM1_CH3N   SF32LB_PINMUX(PA, 1U, 5U, 0x7CU, 2U)
#define	PA01_ATIM1_BK   SF32LB_PINMUX(PA, 1U, 5U, 0x80U, 0U)
#define	PA01_ATIM1_BK2   SF32LB_PINMUX(PA, 1U, 5U, 0x80U, 1U)
#define	PA01_ATIM1_ETR   SF32LB_PINMUX(PA, 1U, 5U, 0x80U, 2U)
#define	PA02_GPIO   SF32LB_PINMUX(PA, 2U, 0U, 0U, 0U)
#define	PA02_LCDC1_SPI_TE   SF32LB_PINMUX(PA, 2U, 1U, 0U, 0U)
#define	PA02_I2S1_MCLK   SF32LB_PINMUX(PA, 2U, 3U, 0U, 0U)
#define	PA02_I2C1_SDA   SF32LB_PINMUX(PA, 2U, 4U, 0x48U, 1U)
#define	PA02_I2C1_SCL   SF32LB_PINMUX(PA, 2U, 4U, 0x48U, 0U)
#define	PA02_I2C2_SDA   SF32LB_PINMUX(PA, 2U, 4U, 0x4CU, 1U)
#define	PA02_I2C2_SCL   SF32LB_PINMUX(PA, 2U, 4U, 0x4CU, 0U)
#define	PA02_I2C3_SDA   SF32LB_PINMUX(PA, 2U, 4U, 0x50U, 1U)
#define	PA02_I2C3_SCL   SF32LB_PINMUX(PA, 2U, 4U, 0x50U, 0U)
#define	PA02_I2C4_SDA   SF32LB_PINMUX(PA, 2U, 4U, 0x54U, 1U)
#define	PA02_I2C4_SCL   SF32LB_PINMUX(PA, 2U, 4U, 0x54U, 0U)
#define	PA02_USART1_CTS   SF32LB_PINMUX(PA, 2U, 4U, 0x58U, 3U)
#define	PA02_USART1_RTS   SF32LB_PINMUX(PA, 2U, 4U, 0x58U, 2U)
#define	PA02_USART1_RXD   SF32LB_PINMUX(PA, 2U, 4U, 0x58U, 1U)
#define	PA02_USART1_TXD   SF32LB_PINMUX(PA, 2U, 4U, 0x58U, 0U)
#define	PA02_USART2_CTS   SF32LB_PINMUX(PA, 2U, 4U, 0x5CU, 3U)
#define	PA02_USART2_RTS   SF32LB_PINMUX(PA, 2U, 4U, 0x5CU, 2U)
#define	PA02_USART2_RXD   SF32LB_PINMUX(PA, 2U, 4U, 0x5CU, 1U)
#define	PA02_USART2_TXD   SF32LB_PINMUX(PA, 2U, 4U, 0x5CU, 0U)
#define	PA02_USART3_CTS   SF32LB_PINMUX(PA, 2U, 4U, 0x60U, 3U)
#define	PA02_USART3_RTS   SF32LB_PINMUX(PA, 2U, 4U, 0x60U, 2U)
#define	PA02_USART3_RXD   SF32LB_PINMUX(PA, 2U, 4U, 0x60U, 1U)
#define	PA02_USART3_TXD   SF32LB_PINMUX(PA, 2U, 4U, 0x60U, 0U)
#define	PA02_GPTIM1_CH1   SF32LB_PINMUX(PA, 2U, 5U, 0x64U, 0U)
#define	PA02_GPTIM1_CH2   SF32LB_PINMUX(PA, 2U, 5U, 0x64U, 1U)
#define	PA02_GPTIM1_CH3   SF32LB_PINMUX(PA, 2U, 5U, 0x64U, 2U)
#define	PA02_GPTIM1_CH4   SF32LB_PINMUX(PA, 2U, 5U, 0x64U, 3U)
#define	PA02_GPTIM2_CH1   SF32LB_PINMUX(PA, 2U, 5U, 0x68U, 0U)
#define	PA02_GPTIM2_CH2   SF32LB_PINMUX(PA, 2U, 5U, 0x68U, 1U)
#define	PA02_GPTIM2_CH3   SF32LB_PINMUX(PA, 2U, 5U, 0x68U, 2U)
#define	PA02_GPTIM2_CH4   SF32LB_PINMUX(PA, 2U, 5U, 0x68U, 3U)
#define	PA02_GPTIM1_ETR   SF32LB_PINMUX(PA, 2U, 5U, 0x6CU, 0U)
#define	PA02_GPTIM2_ETR   SF32LB_PINMUX(PA, 2U, 5U, 0x6CU, 1U)
#define	PA02_LPTIM1_IN   SF32LB_PINMUX(PA, 2U, 5U, 0x70U, 0U)
#define	PA02_LPTIM1_OUT   SF32LB_PINMUX(PA, 2U, 5U, 0x70U, 1U)
#define	PA02_LPTIM1_ETR   SF32LB_PINMUX(PA, 2U, 5U, 0x70U, 2U)
#define	PA02_LPTIM2_IN   SF32LB_PINMUX(PA, 2U, 5U, 0x74U, 0U)
#define	PA02_LPTIM2_OUT   SF32LB_PINMUX(PA, 2U, 5U, 0x74U, 1U)
#define	PA02_LPTIM2_ETR   SF32LB_PINMUX(PA, 2U, 5U, 0x74U, 2U)
#define	PA02_ATIM1_CH1   SF32LB_PINMUX(PA, 2U, 5U, 0x78U, 0U)
#define	PA02_ATIM1_CH2   SF32LB_PINMUX(PA, 2U, 5U, 0x78U, 1U)
#define	PA02_ATIM1_CH3   SF32LB_PINMUX(PA, 2U, 5U, 0x78U, 2U)
#define	PA02_ATIM1_CH4   SF32LB_PINMUX(PA, 2U, 5U, 0x78U, 3U)
#define	PA02_ATIM1_CH1N   SF32LB_PINMUX(PA, 2U, 5U, 0x7CU, 0U)
#define	PA02_ATIM1_CH2N   SF32LB_PINMUX(PA, 2U, 5U, 0x7CU, 1U)
#define	PA02_ATIM1_CH3N   SF32LB_PINMUX(PA, 2U, 5U, 0x7CU, 2U)
#define	PA02_ATIM1_BK   SF32LB_PINMUX(PA, 2U, 5U, 0x80U, 0U)
#define	PA02_ATIM1_BK2   SF32LB_PINMUX(PA, 2U, 5U, 0x80U, 1U)
#define	PA02_ATIM1_ETR   SF32LB_PINMUX(PA, 2U, 5U, 0x80U, 2U)
#define	PA02_LCDC1_JDI_B2   SF32LB_PINMUX(PA, 2U, 6U, 0U, 0U)
#define	PA02_LCDC1_8080_TE   SF32LB_PINMUX(PA, 2U, 7U, 0U, 0U)
#define	PA03_GPIO   SF32LB_PINMUX(PA, 3U, 0U, 0U, 0U)
#define	PA03_LCDC1_SPI_CS   SF32LB_PINMUX(PA, 3U, 1U, 0U, 0U)
#define	PA03_I2S1_SDO   SF32LB_PINMUX(PA, 3U, 3U, 0U, 0U)
#define	PA03_I2C1_SDA   SF32LB_PINMUX(PA, 3U, 4U, 0x48U, 1U)
#define	PA03_I2C1_SCL   SF32LB_PINMUX(PA, 3U, 4U, 0x48U, 0U)
#define	PA03_I2C2_SDA   SF32LB_PINMUX(PA, 3U, 4U, 0x4CU, 1U)
#define	PA03_I2C2_SCL   SF32LB_PINMUX(PA, 3U, 4U, 0x4CU, 0U)
#define	PA03_I2C3_SDA   SF32LB_PINMUX(PA, 3U, 4U, 0x50U, 1U)
#define	PA03_I2C3_SCL   SF32LB_PINMUX(PA, 3U, 4U, 0x50U, 0U)
#define	PA03_I2C4_SDA   SF32LB_PINMUX(PA, 3U, 4U, 0x54U, 1U)
#define	PA03_I2C4_SCL   SF32LB_PINMUX(PA, 3U, 4U, 0x54U, 0U)
#define	PA03_USART1_CTS   SF32LB_PINMUX(PA, 3U, 4U, 0x58U, 3U)
#define	PA03_USART1_RTS   SF32LB_PINMUX(PA, 3U, 4U, 0x58U, 2U)
#define	PA03_USART1_RXD   SF32LB_PINMUX(PA, 3U, 4U, 0x58U, 1U)
#define	PA03_USART1_TXD   SF32LB_PINMUX(PA, 3U, 4U, 0x58U, 0U)
#define	PA03_USART2_CTS   SF32LB_PINMUX(PA, 3U, 4U, 0x5CU, 3U)
#define	PA03_USART2_RTS   SF32LB_PINMUX(PA, 3U, 4U, 0x5CU, 2U)
#define	PA03_USART2_RXD   SF32LB_PINMUX(PA, 3U, 4U, 0x5CU, 1U)
#define	PA03_USART2_TXD   SF32LB_PINMUX(PA, 3U, 4U, 0x5CU, 0U)
#define	PA03_USART3_CTS   SF32LB_PINMUX(PA, 3U, 4U, 0x60U, 3U)
#define	PA03_USART3_RTS   SF32LB_PINMUX(PA, 3U, 4U, 0x60U, 2U)
#define	PA03_USART3_RXD   SF32LB_PINMUX(PA, 3U, 4U, 0x60U, 1U)
#define	PA03_USART3_TXD   SF32LB_PINMUX(PA, 3U, 4U, 0x60U, 0U)
#define	PA03_GPTIM1_CH1   SF32LB_PINMUX(PA, 3U, 5U, 0x64U, 0U)
#define	PA03_GPTIM1_CH2   SF32LB_PINMUX(PA, 3U, 5U, 0x64U, 1U)
#define	PA03_GPTIM1_CH3   SF32LB_PINMUX(PA, 3U, 5U, 0x64U, 2U)
#define	PA03_GPTIM1_CH4   SF32LB_PINMUX(PA, 3U, 5U, 0x64U, 3U)
#define	PA03_GPTIM2_CH1   SF32LB_PINMUX(PA, 3U, 5U, 0x68U, 0U)
#define	PA03_GPTIM2_CH2   SF32LB_PINMUX(PA, 3U, 5U, 0x68U, 1U)
#define	PA03_GPTIM2_CH3   SF32LB_PINMUX(PA, 3U, 5U, 0x68U, 2U)
#define	PA03_GPTIM2_CH4   SF32LB_PINMUX(PA, 3U, 5U, 0x68U, 3U)
#define	PA03_GPTIM1_ETR   SF32LB_PINMUX(PA, 3U, 5U, 0x6CU, 0U)
#define	PA03_GPTIM2_ETR   SF32LB_PINMUX(PA, 3U, 5U, 0x6CU, 1U)
#define	PA03_LPTIM1_IN   SF32LB_PINMUX(PA, 3U, 5U, 0x70U, 0U)
#define	PA03_LPTIM1_OUT   SF32LB_PINMUX(PA, 3U, 5U, 0x70U, 1U)
#define	PA03_LPTIM1_ETR   SF32LB_PINMUX(PA, 3U, 5U, 0x70U, 2U)
#define	PA03_LPTIM2_IN   SF32LB_PINMUX(PA, 3U, 5U, 0x74U, 0U)
#define	PA03_LPTIM2_OUT   SF32LB_PINMUX(PA, 3U, 5U, 0x74U, 1U)
#define	PA03_LPTIM2_ETR   SF32LB_PINMUX(PA, 3U, 5U, 0x74U, 2U)
#define	PA03_ATIM1_CH1   SF32LB_PINMUX(PA, 3U, 5U, 0x78U, 0U)
#define	PA03_ATIM1_CH2   SF32LB_PINMUX(PA, 3U, 5U, 0x78U, 1U)
#define	PA03_ATIM1_CH3   SF32LB_PINMUX(PA, 3U, 5U, 0x78U, 2U)
#define	PA03_ATIM1_CH4   SF32LB_PINMUX(PA, 3U, 5U, 0x78U, 3U)
#define	PA03_ATIM1_CH1N   SF32LB_PINMUX(PA, 3U, 5U, 0x7CU, 0U)
#define	PA03_ATIM1_CH2N   SF32LB_PINMUX(PA, 3U, 5U, 0x7CU, 1U)
#define	PA03_ATIM1_CH3N   SF32LB_PINMUX(PA, 3U, 5U, 0x7CU, 2U)
#define	PA03_ATIM1_BK   SF32LB_PINMUX(PA, 3U, 5U, 0x80U, 0U)
#define	PA03_ATIM1_BK2   SF32LB_PINMUX(PA, 3U, 5U, 0x80U, 1U)
#define	PA03_ATIM1_ETR   SF32LB_PINMUX(PA, 3U, 5U, 0x80U, 2U)
#define	PA03_LCDC1_JDI_B1   SF32LB_PINMUX(PA, 3U, 6U, 0U, 0U)
#define	PA03_LCDC1_8080_CS   SF32LB_PINMUX(PA, 3U, 7U, 0U, 0U)
#define	PA04_GPIO   SF32LB_PINMUX(PA, 4U, 0U, 0U, 0U)
#define	PA04_LCDC1_SPI_CLK   SF32LB_PINMUX(PA, 4U, 1U, 0U, 0U)
#define	PA04_I2S1_SDI   SF32LB_PINMUX(PA, 4U, 3U, 0U, 0U)
#define	PA04_I2C1_SDA   SF32LB_PINMUX(PA, 4U, 4U, 0x48U, 1U)
#define	PA04_I2C1_SCL   SF32LB_PINMUX(PA, 4U, 4U, 0x48U, 0U)
#define	PA04_I2C2_SDA   SF32LB_PINMUX(PA, 4U, 4U, 0x4CU, 1U)
#define	PA04_I2C2_SCL   SF32LB_PINMUX(PA, 4U, 4U, 0x4CU, 0U)
#define	PA04_I2C3_SDA   SF32LB_PINMUX(PA, 4U, 4U, 0x50U, 1U)
#define	PA04_I2C3_SCL   SF32LB_PINMUX(PA, 4U, 4U, 0x50U, 0U)
#define	PA04_I2C4_SDA   SF32LB_PINMUX(PA, 4U, 4U, 0x54U, 1U)
#define	PA04_I2C4_SCL   SF32LB_PINMUX(PA, 4U, 4U, 0x54U, 0U)
#define	PA04_USART1_CTS   SF32LB_PINMUX(PA, 4U, 4U, 0x58U, 3U)
#define	PA04_USART1_RTS   SF32LB_PINMUX(PA, 4U, 4U, 0x58U, 2U)
#define	PA04_USART1_RXD   SF32LB_PINMUX(PA, 4U, 4U, 0x58U, 1U)
#define	PA04_USART1_TXD   SF32LB_PINMUX(PA, 4U, 4U, 0x58U, 0U)
#define	PA04_USART2_CTS   SF32LB_PINMUX(PA, 4U, 4U, 0x5CU, 3U)
#define	PA04_USART2_RTS   SF32LB_PINMUX(PA, 4U, 4U, 0x5CU, 2U)
#define	PA04_USART2_RXD   SF32LB_PINMUX(PA, 4U, 4U, 0x5CU, 1U)
#define	PA04_USART2_TXD   SF32LB_PINMUX(PA, 4U, 4U, 0x5CU, 0U)
#define	PA04_USART3_CTS   SF32LB_PINMUX(PA, 4U, 4U, 0x60U, 3U)
#define	PA04_USART3_RTS   SF32LB_PINMUX(PA, 4U, 4U, 0x60U, 2U)
#define	PA04_USART3_RXD   SF32LB_PINMUX(PA, 4U, 4U, 0x60U, 1U)
#define	PA04_USART3_TXD   SF32LB_PINMUX(PA, 4U, 4U, 0x60U, 0U)
#define	PA04_GPTIM1_CH1   SF32LB_PINMUX(PA, 4U, 5U, 0x64U, 0U)
#define	PA04_GPTIM1_CH2   SF32LB_PINMUX(PA, 4U, 5U, 0x64U, 1U)
#define	PA04_GPTIM1_CH3   SF32LB_PINMUX(PA, 4U, 5U, 0x64U, 2U)
#define	PA04_GPTIM1_CH4   SF32LB_PINMUX(PA, 4U, 5U, 0x64U, 3U)
#define	PA04_GPTIM2_CH1   SF32LB_PINMUX(PA, 4U, 5U, 0x68U, 0U)
#define	PA04_GPTIM2_CH2   SF32LB_PINMUX(PA, 4U, 5U, 0x68U, 1U)
#define	PA04_GPTIM2_CH3   SF32LB_PINMUX(PA, 4U, 5U, 0x68U, 2U)
#define	PA04_GPTIM2_CH4   SF32LB_PINMUX(PA, 4U, 5U, 0x68U, 3U)
#define	PA04_GPTIM1_ETR   SF32LB_PINMUX(PA, 4U, 5U, 0x6CU, 0U)
#define	PA04_GPTIM2_ETR   SF32LB_PINMUX(PA, 4U, 5U, 0x6CU, 1U)
#define	PA04_LPTIM1_IN   SF32LB_PINMUX(PA, 4U, 5U, 0x70U, 0U)
#define	PA04_LPTIM1_OUT   SF32LB_PINMUX(PA, 4U, 5U, 0x70U, 1U)
#define	PA04_LPTIM1_ETR   SF32LB_PINMUX(PA, 4U, 5U, 0x70U, 2U)
#define	PA04_LPTIM2_IN   SF32LB_PINMUX(PA, 4U, 5U, 0x74U, 0U)
#define	PA04_LPTIM2_OUT   SF32LB_PINMUX(PA, 4U, 5U, 0x74U, 1U)
#define	PA04_LPTIM2_ETR   SF32LB_PINMUX(PA, 4U, 5U, 0x74U, 2U)
#define	PA04_ATIM1_CH1   SF32LB_PINMUX(PA, 4U, 5U, 0x78U, 0U)
#define	PA04_ATIM1_CH2   SF32LB_PINMUX(PA, 4U, 5U, 0x78U, 1U)
#define	PA04_ATIM1_CH3   SF32LB_PINMUX(PA, 4U, 5U, 0x78U, 2U)
#define	PA04_ATIM1_CH4   SF32LB_PINMUX(PA, 4U, 5U, 0x78U, 3U)
#define	PA04_ATIM1_CH1N   SF32LB_PINMUX(PA, 4U, 5U, 0x7CU, 0U)
#define	PA04_ATIM1_CH2N   SF32LB_PINMUX(PA, 4U, 5U, 0x7CU, 1U)
#define	PA04_ATIM1_CH3N   SF32LB_PINMUX(PA, 4U, 5U, 0x7CU, 2U)
#define	PA04_ATIM1_BK   SF32LB_PINMUX(PA, 4U, 5U, 0x80U, 0U)
#define	PA04_ATIM1_BK2   SF32LB_PINMUX(PA, 4U, 5U, 0x80U, 1U)
#define	PA04_ATIM1_ETR   SF32LB_PINMUX(PA, 4U, 5U, 0x80U, 2U)
#define	PA04_LCDC1_JDI_G1   SF32LB_PINMUX(PA, 4U, 6U, 0U, 0U)
#define	PA04_LCDC1_8080_WR   SF32LB_PINMUX(PA, 4U, 7U, 0U, 0U)
#define	PA05_GPIO   SF32LB_PINMUX(PA, 5U, 0U, 0U, 0U)
#define	PA05_LCDC1_SPI_DIO0   SF32LB_PINMUX(PA, 5U, 1U, 0U, 0U)
#define	PA05_I2S1_BCK   SF32LB_PINMUX(PA, 5U, 3U, 0U, 0U)
#define	PA05_I2C1_SDA   SF32LB_PINMUX(PA, 5U, 4U, 0x48U, 1U)
#define	PA05_I2C1_SCL   SF32LB_PINMUX(PA, 5U, 4U, 0x48U, 0U)
#define	PA05_I2C2_SDA   SF32LB_PINMUX(PA, 5U, 4U, 0x4CU, 1U)
#define	PA05_I2C2_SCL   SF32LB_PINMUX(PA, 5U, 4U, 0x4CU, 0U)
#define	PA05_I2C3_SDA   SF32LB_PINMUX(PA, 5U, 4U, 0x50U, 1U)
#define	PA05_I2C3_SCL   SF32LB_PINMUX(PA, 5U, 4U, 0x50U, 0U)
#define	PA05_I2C4_SDA   SF32LB_PINMUX(PA, 5U, 4U, 0x54U, 1U)
#define	PA05_I2C4_SCL   SF32LB_PINMUX(PA, 5U, 4U, 0x54U, 0U)
#define	PA05_USART1_CTS   SF32LB_PINMUX(PA, 5U, 4U, 0x58U, 3U)
#define	PA05_USART1_RTS   SF32LB_PINMUX(PA, 5U, 4U, 0x58U, 2U)
#define	PA05_USART1_RXD   SF32LB_PINMUX(PA, 5U, 4U, 0x58U, 1U)
#define	PA05_USART1_TXD   SF32LB_PINMUX(PA, 5U, 4U, 0x58U, 0U)
#define	PA05_USART2_CTS   SF32LB_PINMUX(PA, 5U, 4U, 0x5CU, 3U)
#define	PA05_USART2_RTS   SF32LB_PINMUX(PA, 5U, 4U, 0x5CU, 2U)
#define	PA05_USART2_RXD   SF32LB_PINMUX(PA, 5U, 4U, 0x5CU, 1U)
#define	PA05_USART2_TXD   SF32LB_PINMUX(PA, 5U, 4U, 0x5CU, 0U)
#define	PA05_USART3_CTS   SF32LB_PINMUX(PA, 5U, 4U, 0x60U, 3U)
#define	PA05_USART3_RTS   SF32LB_PINMUX(PA, 5U, 4U, 0x60U, 2U)
#define	PA05_USART3_RXD   SF32LB_PINMUX(PA, 5U, 4U, 0x60U, 1U)
#define	PA05_USART3_TXD   SF32LB_PINMUX(PA, 5U, 4U, 0x60U, 0U)
#define	PA05_GPTIM1_CH1   SF32LB_PINMUX(PA, 5U, 5U, 0x64U, 0U)
#define	PA05_GPTIM1_CH2   SF32LB_PINMUX(PA, 5U, 5U, 0x64U, 1U)
#define	PA05_GPTIM1_CH3   SF32LB_PINMUX(PA, 5U, 5U, 0x64U, 2U)
#define	PA05_GPTIM1_CH4   SF32LB_PINMUX(PA, 5U, 5U, 0x64U, 3U)
#define	PA05_GPTIM2_CH1   SF32LB_PINMUX(PA, 5U, 5U, 0x68U, 0U)
#define	PA05_GPTIM2_CH2   SF32LB_PINMUX(PA, 5U, 5U, 0x68U, 1U)
#define	PA05_GPTIM2_CH3   SF32LB_PINMUX(PA, 5U, 5U, 0x68U, 2U)
#define	PA05_GPTIM2_CH4   SF32LB_PINMUX(PA, 5U, 5U, 0x68U, 3U)
#define	PA05_GPTIM1_ETR   SF32LB_PINMUX(PA, 5U, 5U, 0x6CU, 0U)
#define	PA05_GPTIM2_ETR   SF32LB_PINMUX(PA, 5U, 5U, 0x6CU, 1U)
#define	PA05_LPTIM1_IN   SF32LB_PINMUX(PA, 5U, 5U, 0x70U, 0U)
#define	PA05_LPTIM1_OUT   SF32LB_PINMUX(PA, 5U, 5U, 0x70U, 1U)
#define	PA05_LPTIM1_ETR   SF32LB_PINMUX(PA, 5U, 5U, 0x70U, 2U)
#define	PA05_LPTIM2_IN   SF32LB_PINMUX(PA, 5U, 5U, 0x74U, 0U)
#define	PA05_LPTIM2_OUT   SF32LB_PINMUX(PA, 5U, 5U, 0x74U, 1U)
#define	PA05_LPTIM2_ETR   SF32LB_PINMUX(PA, 5U, 5U, 0x74U, 2U)
#define	PA05_ATIM1_CH1   SF32LB_PINMUX(PA, 5U, 5U, 0x78U, 0U)
#define	PA05_ATIM1_CH2   SF32LB_PINMUX(PA, 5U, 5U, 0x78U, 1U)
#define	PA05_ATIM1_CH3   SF32LB_PINMUX(PA, 5U, 5U, 0x78U, 2U)
#define	PA05_ATIM1_CH4   SF32LB_PINMUX(PA, 5U, 5U, 0x78U, 3U)
#define	PA05_ATIM1_CH1N   SF32LB_PINMUX(PA, 5U, 5U, 0x7CU, 0U)
#define	PA05_ATIM1_CH2N   SF32LB_PINMUX(PA, 5U, 5U, 0x7CU, 1U)
#define	PA05_ATIM1_CH3N   SF32LB_PINMUX(PA, 5U, 5U, 0x7CU, 2U)
#define	PA05_ATIM1_BK   SF32LB_PINMUX(PA, 5U, 5U, 0x80U, 0U)
#define	PA05_ATIM1_BK2   SF32LB_PINMUX(PA, 5U, 5U, 0x80U, 1U)
#define	PA05_ATIM1_ETR   SF32LB_PINMUX(PA, 5U, 5U, 0x80U, 2U)
#define	PA05_LCDC1_JDI_R1   SF32LB_PINMUX(PA, 5U, 6U, 0U, 0U)
#define	PA05_LCDC1_8080_RD   SF32LB_PINMUX(PA, 5U, 7U, 0U, 0U)
#define	PA06_GPIO   SF32LB_PINMUX(PA, 6U, 0U, 0U, 0U)
#define	PA06_LCDC1_SPI_DIO1   SF32LB_PINMUX(PA, 6U, 1U, 0U, 0U)
#define	PA06_I2S1_LRCK   SF32LB_PINMUX(PA, 6U, 3U, 0U, 0U)
#define	PA06_I2C1_SDA   SF32LB_PINMUX(PA, 6U, 4U, 0x48U, 1U)
#define	PA06_I2C1_SCL   SF32LB_PINMUX(PA, 6U, 4U, 0x48U, 0U)
#define	PA06_I2C2_SDA   SF32LB_PINMUX(PA, 6U, 4U, 0x4CU, 1U)
#define	PA06_I2C2_SCL   SF32LB_PINMUX(PA, 6U, 4U, 0x4CU, 0U)
#define	PA06_I2C3_SDA   SF32LB_PINMUX(PA, 6U, 4U, 0x50U, 1U)
#define	PA06_I2C3_SCL   SF32LB_PINMUX(PA, 6U, 4U, 0x50U, 0U)
#define	PA06_I2C4_SDA   SF32LB_PINMUX(PA, 6U, 4U, 0x54U, 1U)
#define	PA06_I2C4_SCL   SF32LB_PINMUX(PA, 6U, 4U, 0x54U, 0U)
#define	PA06_USART1_CTS   SF32LB_PINMUX(PA, 6U, 4U, 0x58U, 3U)
#define	PA06_USART1_RTS   SF32LB_PINMUX(PA, 6U, 4U, 0x58U, 2U)
#define	PA06_USART1_RXD   SF32LB_PINMUX(PA, 6U, 4U, 0x58U, 1U)
#define	PA06_USART1_TXD   SF32LB_PINMUX(PA, 6U, 4U, 0x58U, 0U)
#define	PA06_USART2_CTS   SF32LB_PINMUX(PA, 6U, 4U, 0x5CU, 3U)
#define	PA06_USART2_RTS   SF32LB_PINMUX(PA, 6U, 4U, 0x5CU, 2U)
#define	PA06_USART2_RXD   SF32LB_PINMUX(PA, 6U, 4U, 0x5CU, 1U)
#define	PA06_USART2_TXD   SF32LB_PINMUX(PA, 6U, 4U, 0x5CU, 0U)
#define	PA06_USART3_CTS   SF32LB_PINMUX(PA, 6U, 4U, 0x60U, 3U)
#define	PA06_USART3_RTS   SF32LB_PINMUX(PA, 6U, 4U, 0x60U, 2U)
#define	PA06_USART3_RXD   SF32LB_PINMUX(PA, 6U, 4U, 0x60U, 1U)
#define	PA06_USART3_TXD   SF32LB_PINMUX(PA, 6U, 4U, 0x60U, 0U)
#define	PA06_GPTIM1_CH1   SF32LB_PINMUX(PA, 6U, 5U, 0x64U, 0U)
#define	PA06_GPTIM1_CH2   SF32LB_PINMUX(PA, 6U, 5U, 0x64U, 1U)
#define	PA06_GPTIM1_CH3   SF32LB_PINMUX(PA, 6U, 5U, 0x64U, 2U)
#define	PA06_GPTIM1_CH4   SF32LB_PINMUX(PA, 6U, 5U, 0x64U, 3U)
#define	PA06_GPTIM2_CH1   SF32LB_PINMUX(PA, 6U, 5U, 0x68U, 0U)
#define	PA06_GPTIM2_CH2   SF32LB_PINMUX(PA, 6U, 5U, 0x68U, 1U)
#define	PA06_GPTIM2_CH3   SF32LB_PINMUX(PA, 6U, 5U, 0x68U, 2U)
#define	PA06_GPTIM2_CH4   SF32LB_PINMUX(PA, 6U, 5U, 0x68U, 3U)
#define	PA06_GPTIM1_ETR   SF32LB_PINMUX(PA, 6U, 5U, 0x6CU, 0U)
#define	PA06_GPTIM2_ETR   SF32LB_PINMUX(PA, 6U, 5U, 0x6CU, 1U)
#define	PA06_LPTIM1_IN   SF32LB_PINMUX(PA, 6U, 5U, 0x70U, 0U)
#define	PA06_LPTIM1_OUT   SF32LB_PINMUX(PA, 6U, 5U, 0x70U, 1U)
#define	PA06_LPTIM1_ETR   SF32LB_PINMUX(PA, 6U, 5U, 0x70U, 2U)
#define	PA06_LPTIM2_IN   SF32LB_PINMUX(PA, 6U, 5U, 0x74U, 0U)
#define	PA06_LPTIM2_OUT   SF32LB_PINMUX(PA, 6U, 5U, 0x74U, 1U)
#define	PA06_LPTIM2_ETR   SF32LB_PINMUX(PA, 6U, 5U, 0x74U, 2U)
#define	PA06_ATIM1_CH1   SF32LB_PINMUX(PA, 6U, 5U, 0x78U, 0U)
#define	PA06_ATIM1_CH2   SF32LB_PINMUX(PA, 6U, 5U, 0x78U, 1U)
#define	PA06_ATIM1_CH3   SF32LB_PINMUX(PA, 6U, 5U, 0x78U, 2U)
#define	PA06_ATIM1_CH4   SF32LB_PINMUX(PA, 6U, 5U, 0x78U, 3U)
#define	PA06_ATIM1_CH1N   SF32LB_PINMUX(PA, 6U, 5U, 0x7CU, 0U)
#define	PA06_ATIM1_CH2N   SF32LB_PINMUX(PA, 6U, 5U, 0x7CU, 1U)
#define	PA06_ATIM1_CH3N   SF32LB_PINMUX(PA, 6U, 5U, 0x7CU, 2U)
#define	PA06_ATIM1_BK   SF32LB_PINMUX(PA, 6U, 5U, 0x80U, 0U)
#define	PA06_ATIM1_BK2   SF32LB_PINMUX(PA, 6U, 5U, 0x80U, 1U)
#define	PA06_ATIM1_ETR   SF32LB_PINMUX(PA, 6U, 5U, 0x80U, 2U)
#define	PA06_LCDC1_JDI_HST   SF32LB_PINMUX(PA, 6U, 6U, 0U, 0U)
#define	PA06_LCDC1_8080_DC   SF32LB_PINMUX(PA, 6U, 7U, 0U, 0U)
#define	PA07_GPIO   SF32LB_PINMUX(PA, 7U, 0U, 0U, 0U)
#define	PA07_LCDC1_SPI_DIO2   SF32LB_PINMUX(PA, 7U, 1U, 0U, 0U)
#define	PA07_PDM1_CLK   SF32LB_PINMUX(PA, 7U, 3U, 0U, 0U)
#define	PA07_I2C1_SDA   SF32LB_PINMUX(PA, 7U, 4U, 0x48U, 1U)
#define	PA07_I2C1_SCL   SF32LB_PINMUX(PA, 7U, 4U, 0x48U, 0U)
#define	PA07_I2C2_SDA   SF32LB_PINMUX(PA, 7U, 4U, 0x4CU, 1U)
#define	PA07_I2C2_SCL   SF32LB_PINMUX(PA, 7U, 4U, 0x4CU, 0U)
#define	PA07_I2C3_SDA   SF32LB_PINMUX(PA, 7U, 4U, 0x50U, 1U)
#define	PA07_I2C3_SCL   SF32LB_PINMUX(PA, 7U, 4U, 0x50U, 0U)
#define	PA07_I2C4_SDA   SF32LB_PINMUX(PA, 7U, 4U, 0x54U, 1U)
#define	PA07_I2C4_SCL   SF32LB_PINMUX(PA, 7U, 4U, 0x54U, 0U)
#define	PA07_USART1_CTS   SF32LB_PINMUX(PA, 7U, 4U, 0x58U, 3U)
#define	PA07_USART1_RTS   SF32LB_PINMUX(PA, 7U, 4U, 0x58U, 2U)
#define	PA07_USART1_RXD   SF32LB_PINMUX(PA, 7U, 4U, 0x58U, 1U)
#define	PA07_USART1_TXD   SF32LB_PINMUX(PA, 7U, 4U, 0x58U, 0U)
#define	PA07_USART2_CTS   SF32LB_PINMUX(PA, 7U, 4U, 0x5CU, 3U)
#define	PA07_USART2_RTS   SF32LB_PINMUX(PA, 7U, 4U, 0x5CU, 2U)
#define	PA07_USART2_RXD   SF32LB_PINMUX(PA, 7U, 4U, 0x5CU, 1U)
#define	PA07_USART2_TXD   SF32LB_PINMUX(PA, 7U, 4U, 0x5CU, 0U)
#define	PA07_USART3_CTS   SF32LB_PINMUX(PA, 7U, 4U, 0x60U, 3U)
#define	PA07_USART3_RTS   SF32LB_PINMUX(PA, 7U, 4U, 0x60U, 2U)
#define	PA07_USART3_RXD   SF32LB_PINMUX(PA, 7U, 4U, 0x60U, 1U)
#define	PA07_USART3_TXD   SF32LB_PINMUX(PA, 7U, 4U, 0x60U, 0U)
#define	PA07_GPTIM1_CH1   SF32LB_PINMUX(PA, 7U, 5U, 0x64U, 0U)
#define	PA07_GPTIM1_CH2   SF32LB_PINMUX(PA, 7U, 5U, 0x64U, 1U)
#define	PA07_GPTIM1_CH3   SF32LB_PINMUX(PA, 7U, 5U, 0x64U, 2U)
#define	PA07_GPTIM1_CH4   SF32LB_PINMUX(PA, 7U, 5U, 0x64U, 3U)
#define	PA07_GPTIM2_CH1   SF32LB_PINMUX(PA, 7U, 5U, 0x68U, 0U)
#define	PA07_GPTIM2_CH2   SF32LB_PINMUX(PA, 7U, 5U, 0x68U, 1U)
#define	PA07_GPTIM2_CH3   SF32LB_PINMUX(PA, 7U, 5U, 0x68U, 2U)
#define	PA07_GPTIM2_CH4   SF32LB_PINMUX(PA, 7U, 5U, 0x68U, 3U)
#define	PA07_GPTIM1_ETR   SF32LB_PINMUX(PA, 7U, 5U, 0x6CU, 0U)
#define	PA07_GPTIM2_ETR   SF32LB_PINMUX(PA, 7U, 5U, 0x6CU, 1U)
#define	PA07_LPTIM1_IN   SF32LB_PINMUX(PA, 7U, 5U, 0x70U, 0U)
#define	PA07_LPTIM1_OUT   SF32LB_PINMUX(PA, 7U, 5U, 0x70U, 1U)
#define	PA07_LPTIM1_ETR   SF32LB_PINMUX(PA, 7U, 5U, 0x70U, 2U)
#define	PA07_LPTIM2_IN   SF32LB_PINMUX(PA, 7U, 5U, 0x74U, 0U)
#define	PA07_LPTIM2_OUT   SF32LB_PINMUX(PA, 7U, 5U, 0x74U, 1U)
#define	PA07_LPTIM2_ETR   SF32LB_PINMUX(PA, 7U, 5U, 0x74U, 2U)
#define	PA07_ATIM1_CH1   SF32LB_PINMUX(PA, 7U, 5U, 0x78U, 0U)
#define	PA07_ATIM1_CH2   SF32LB_PINMUX(PA, 7U, 5U, 0x78U, 1U)
#define	PA07_ATIM1_CH3   SF32LB_PINMUX(PA, 7U, 5U, 0x78U, 2U)
#define	PA07_ATIM1_CH4   SF32LB_PINMUX(PA, 7U, 5U, 0x78U, 3U)
#define	PA07_ATIM1_CH1N   SF32LB_PINMUX(PA, 7U, 5U, 0x7CU, 0U)
#define	PA07_ATIM1_CH2N   SF32LB_PINMUX(PA, 7U, 5U, 0x7CU, 1U)
#define	PA07_ATIM1_CH3N   SF32LB_PINMUX(PA, 7U, 5U, 0x7CU, 2U)
#define	PA07_ATIM1_BK   SF32LB_PINMUX(PA, 7U, 5U, 0x80U, 0U)
#define	PA07_ATIM1_BK2   SF32LB_PINMUX(PA, 7U, 5U, 0x80U, 1U)
#define	PA07_ATIM1_ETR   SF32LB_PINMUX(PA, 7U, 5U, 0x80U, 2U)
#define	PA07_LCDC1_JDI_ENB   SF32LB_PINMUX(PA, 7U, 6U, 0U, 0U)
#define	PA07_LCDC1_8080_DIO0   SF32LB_PINMUX(PA, 7U, 7U, 0U, 0U)
#define	PA08_GPIO   SF32LB_PINMUX(PA, 8U, 0U, 0U, 0U)
#define	PA08_LCDC1_SPI_DIO3   SF32LB_PINMUX(PA, 8U, 1U, 0U, 0U)
#define	PA08_PDM1_DATA   SF32LB_PINMUX(PA, 8U, 3U, 0U, 0U)
#define	PA08_I2C1_SDA   SF32LB_PINMUX(PA, 8U, 4U, 0x48U, 1U)
#define	PA08_I2C1_SCL   SF32LB_PINMUX(PA, 8U, 4U, 0x48U, 0U)
#define	PA08_I2C2_SDA   SF32LB_PINMUX(PA, 8U, 4U, 0x4CU, 1U)
#define	PA08_I2C2_SCL   SF32LB_PINMUX(PA, 8U, 4U, 0x4CU, 0U)
#define	PA08_I2C3_SDA   SF32LB_PINMUX(PA, 8U, 4U, 0x50U, 1U)
#define	PA08_I2C3_SCL   SF32LB_PINMUX(PA, 8U, 4U, 0x50U, 0U)
#define	PA08_I2C4_SDA   SF32LB_PINMUX(PA, 8U, 4U, 0x54U, 1U)
#define	PA08_I2C4_SCL   SF32LB_PINMUX(PA, 8U, 4U, 0x54U, 0U)
#define	PA08_USART1_CTS   SF32LB_PINMUX(PA, 8U, 4U, 0x58U, 3U)
#define	PA08_USART1_RTS   SF32LB_PINMUX(PA, 8U, 4U, 0x58U, 2U)
#define	PA08_USART1_RXD   SF32LB_PINMUX(PA, 8U, 4U, 0x58U, 1U)
#define	PA08_USART1_TXD   SF32LB_PINMUX(PA, 8U, 4U, 0x58U, 0U)
#define	PA08_USART2_CTS   SF32LB_PINMUX(PA, 8U, 4U, 0x5CU, 3U)
#define	PA08_USART2_RTS   SF32LB_PINMUX(PA, 8U, 4U, 0x5CU, 2U)
#define	PA08_USART2_RXD   SF32LB_PINMUX(PA, 8U, 4U, 0x5CU, 1U)
#define	PA08_USART2_TXD   SF32LB_PINMUX(PA, 8U, 4U, 0x5CU, 0U)
#define	PA08_USART3_CTS   SF32LB_PINMUX(PA, 8U, 4U, 0x60U, 3U)
#define	PA08_USART3_RTS   SF32LB_PINMUX(PA, 8U, 4U, 0x60U, 2U)
#define	PA08_USART3_RXD   SF32LB_PINMUX(PA, 8U, 4U, 0x60U, 1U)
#define	PA08_USART3_TXD   SF32LB_PINMUX(PA, 8U, 4U, 0x60U, 0U)
#define	PA08_GPTIM1_CH1   SF32LB_PINMUX(PA, 8U, 5U, 0x64U, 0U)
#define	PA08_GPTIM1_CH2   SF32LB_PINMUX(PA, 8U, 5U, 0x64U, 1U)
#define	PA08_GPTIM1_CH3   SF32LB_PINMUX(PA, 8U, 5U, 0x64U, 2U)
#define	PA08_GPTIM1_CH4   SF32LB_PINMUX(PA, 8U, 5U, 0x64U, 3U)
#define	PA08_GPTIM2_CH1   SF32LB_PINMUX(PA, 8U, 5U, 0x68U, 0U)
#define	PA08_GPTIM2_CH2   SF32LB_PINMUX(PA, 8U, 5U, 0x68U, 1U)
#define	PA08_GPTIM2_CH3   SF32LB_PINMUX(PA, 8U, 5U, 0x68U, 2U)
#define	PA08_GPTIM2_CH4   SF32LB_PINMUX(PA, 8U, 5U, 0x68U, 3U)
#define	PA08_GPTIM1_ETR   SF32LB_PINMUX(PA, 8U, 5U, 0x6CU, 0U)
#define	PA08_GPTIM2_ETR   SF32LB_PINMUX(PA, 8U, 5U, 0x6CU, 1U)
#define	PA08_LPTIM1_IN   SF32LB_PINMUX(PA, 8U, 5U, 0x70U, 0U)
#define	PA08_LPTIM1_OUT   SF32LB_PINMUX(PA, 8U, 5U, 0x70U, 1U)
#define	PA08_LPTIM1_ETR   SF32LB_PINMUX(PA, 8U, 5U, 0x70U, 2U)
#define	PA08_LPTIM2_IN   SF32LB_PINMUX(PA, 8U, 5U, 0x74U, 0U)
#define	PA08_LPTIM2_OUT   SF32LB_PINMUX(PA, 8U, 5U, 0x74U, 1U)
#define	PA08_LPTIM2_ETR   SF32LB_PINMUX(PA, 8U, 5U, 0x74U, 2U)
#define	PA08_ATIM1_CH1   SF32LB_PINMUX(PA, 8U, 5U, 0x78U, 0U)
#define	PA08_ATIM1_CH2   SF32LB_PINMUX(PA, 8U, 5U, 0x78U, 1U)
#define	PA08_ATIM1_CH3   SF32LB_PINMUX(PA, 8U, 5U, 0x78U, 2U)
#define	PA08_ATIM1_CH4   SF32LB_PINMUX(PA, 8U, 5U, 0x78U, 3U)
#define	PA08_ATIM1_CH1N   SF32LB_PINMUX(PA, 8U, 5U, 0x7CU, 0U)
#define	PA08_ATIM1_CH2N   SF32LB_PINMUX(PA, 8U, 5U, 0x7CU, 1U)
#define	PA08_ATIM1_CH3N   SF32LB_PINMUX(PA, 8U, 5U, 0x7CU, 2U)
#define	PA08_ATIM1_BK   SF32LB_PINMUX(PA, 8U, 5U, 0x80U, 0U)
#define	PA08_ATIM1_BK2   SF32LB_PINMUX(PA, 8U, 5U, 0x80U, 1U)
#define	PA08_ATIM1_ETR   SF32LB_PINMUX(PA, 8U, 5U, 0x80U, 2U)
#define	PA08_LCDC1_JDI_VST   SF32LB_PINMUX(PA, 8U, 6U, 0U, 0U)
#define	PA08_LCDC1_8080_DIO1   SF32LB_PINMUX(PA, 8U, 7U, 0U, 0U)
#define	PA09_GPIO   SF32LB_PINMUX(PA, 9U, 0U, 0U, 0U)
#define	PA09_I2C1_SDA   SF32LB_PINMUX(PA, 9U, 4U, 0x48U, 1U)
#define	PA09_I2C1_SCL   SF32LB_PINMUX(PA, 9U, 4U, 0x48U, 0U)
#define	PA09_I2C2_SDA   SF32LB_PINMUX(PA, 9U, 4U, 0x4CU, 1U)
#define	PA09_I2C2_SCL   SF32LB_PINMUX(PA, 9U, 4U, 0x4CU, 0U)
#define	PA09_I2C3_SDA   SF32LB_PINMUX(PA, 9U, 4U, 0x50U, 1U)
#define	PA09_I2C3_SCL   SF32LB_PINMUX(PA, 9U, 4U, 0x50U, 0U)
#define	PA09_I2C4_SDA   SF32LB_PINMUX(PA, 9U, 4U, 0x54U, 1U)
#define	PA09_I2C4_SCL   SF32LB_PINMUX(PA, 9U, 4U, 0x54U, 0U)
#define	PA09_USART1_CTS   SF32LB_PINMUX(PA, 9U, 4U, 0x58U, 3U)
#define	PA09_USART1_RTS   SF32LB_PINMUX(PA, 9U, 4U, 0x58U, 2U)
#define	PA09_USART1_RXD   SF32LB_PINMUX(PA, 9U, 4U, 0x58U, 1U)
#define	PA09_USART1_TXD   SF32LB_PINMUX(PA, 9U, 4U, 0x58U, 0U)
#define	PA09_USART2_CTS   SF32LB_PINMUX(PA, 9U, 4U, 0x5CU, 3U)
#define	PA09_USART2_RTS   SF32LB_PINMUX(PA, 9U, 4U, 0x5CU, 2U)
#define	PA09_USART2_RXD   SF32LB_PINMUX(PA, 9U, 4U, 0x5CU, 1U)
#define	PA09_USART2_TXD   SF32LB_PINMUX(PA, 9U, 4U, 0x5CU, 0U)
#define	PA09_USART3_CTS   SF32LB_PINMUX(PA, 9U, 4U, 0x60U, 3U)
#define	PA09_USART3_RTS   SF32LB_PINMUX(PA, 9U, 4U, 0x60U, 2U)
#define	PA09_USART3_RXD   SF32LB_PINMUX(PA, 9U, 4U, 0x60U, 1U)
#define	PA09_USART3_TXD   SF32LB_PINMUX(PA, 9U, 4U, 0x60U, 0U)
#define	PA09_GPTIM1_CH1   SF32LB_PINMUX(PA, 9U, 5U, 0x64U, 0U)
#define	PA09_GPTIM1_CH2   SF32LB_PINMUX(PA, 9U, 5U, 0x64U, 1U)
#define	PA09_GPTIM1_CH3   SF32LB_PINMUX(PA, 9U, 5U, 0x64U, 2U)
#define	PA09_GPTIM1_CH4   SF32LB_PINMUX(PA, 9U, 5U, 0x64U, 3U)
#define	PA09_GPTIM2_CH1   SF32LB_PINMUX(PA, 9U, 5U, 0x68U, 0U)
#define	PA09_GPTIM2_CH2   SF32LB_PINMUX(PA, 9U, 5U, 0x68U, 1U)
#define	PA09_GPTIM2_CH3   SF32LB_PINMUX(PA, 9U, 5U, 0x68U, 2U)
#define	PA09_GPTIM2_CH4   SF32LB_PINMUX(PA, 9U, 5U, 0x68U, 3U)
#define	PA09_GPTIM1_ETR   SF32LB_PINMUX(PA, 9U, 5U, 0x6CU, 0U)
#define	PA09_GPTIM2_ETR   SF32LB_PINMUX(PA, 9U, 5U, 0x6CU, 1U)
#define	PA09_LPTIM1_IN   SF32LB_PINMUX(PA, 9U, 5U, 0x70U, 0U)
#define	PA09_LPTIM1_OUT   SF32LB_PINMUX(PA, 9U, 5U, 0x70U, 1U)
#define	PA09_LPTIM1_ETR   SF32LB_PINMUX(PA, 9U, 5U, 0x70U, 2U)
#define	PA09_LPTIM2_IN   SF32LB_PINMUX(PA, 9U, 5U, 0x74U, 0U)
#define	PA09_LPTIM2_OUT   SF32LB_PINMUX(PA, 9U, 5U, 0x74U, 1U)
#define	PA09_LPTIM2_ETR   SF32LB_PINMUX(PA, 9U, 5U, 0x74U, 2U)
#define	PA09_ATIM1_CH1   SF32LB_PINMUX(PA, 9U, 5U, 0x78U, 0U)
#define	PA09_ATIM1_CH2   SF32LB_PINMUX(PA, 9U, 5U, 0x78U, 1U)
#define	PA09_ATIM1_CH3   SF32LB_PINMUX(PA, 9U, 5U, 0x78U, 2U)
#define	PA09_ATIM1_CH4   SF32LB_PINMUX(PA, 9U, 5U, 0x78U, 3U)
#define	PA09_ATIM1_CH1N   SF32LB_PINMUX(PA, 9U, 5U, 0x7CU, 0U)
#define	PA09_ATIM1_CH2N   SF32LB_PINMUX(PA, 9U, 5U, 0x7CU, 1U)
#define	PA09_ATIM1_CH3N   SF32LB_PINMUX(PA, 9U, 5U, 0x7CU, 2U)
#define	PA09_ATIM1_BK   SF32LB_PINMUX(PA, 9U, 5U, 0x80U, 0U)
#define	PA09_ATIM1_BK2   SF32LB_PINMUX(PA, 9U, 5U, 0x80U, 1U)
#define	PA09_ATIM1_ETR   SF32LB_PINMUX(PA, 9U, 5U, 0x80U, 2U)
#define	PA10_GPIO   SF32LB_PINMUX(PA, 10U, 0U, 0U, 0U)
#define	PA10_I2C1_SDA   SF32LB_PINMUX(PA, 10U, 4U, 0x48U, 1U)
#define	PA10_I2C1_SCL   SF32LB_PINMUX(PA, 10U, 4U, 0x48U, 0U)
#define	PA10_I2C2_SDA   SF32LB_PINMUX(PA, 10U, 4U, 0x4CU, 1U)
#define	PA10_I2C2_SCL   SF32LB_PINMUX(PA, 10U, 4U, 0x4CU, 0U)
#define	PA10_I2C3_SDA   SF32LB_PINMUX(PA, 10U, 4U, 0x50U, 1U)
#define	PA10_I2C3_SCL   SF32LB_PINMUX(PA, 10U, 4U, 0x50U, 0U)
#define	PA10_I2C4_SDA   SF32LB_PINMUX(PA, 10U, 4U, 0x54U, 1U)
#define	PA10_I2C4_SCL   SF32LB_PINMUX(PA, 10U, 4U, 0x54U, 0U)
#define	PA10_USART1_CTS   SF32LB_PINMUX(PA, 10U, 4U, 0x58U, 3U)
#define	PA10_USART1_RTS   SF32LB_PINMUX(PA, 10U, 4U, 0x58U, 2U)
#define	PA10_USART1_RXD   SF32LB_PINMUX(PA, 10U, 4U, 0x58U, 1U)
#define	PA10_USART1_TXD   SF32LB_PINMUX(PA, 10U, 4U, 0x58U, 0U)
#define	PA10_USART2_CTS   SF32LB_PINMUX(PA, 10U, 4U, 0x5CU, 3U)
#define	PA10_USART2_RTS   SF32LB_PINMUX(PA, 10U, 4U, 0x5CU, 2U)
#define	PA10_USART2_RXD   SF32LB_PINMUX(PA, 10U, 4U, 0x5CU, 1U)
#define	PA10_USART2_TXD   SF32LB_PINMUX(PA, 10U, 4U, 0x5CU, 0U)
#define	PA10_USART3_CTS   SF32LB_PINMUX(PA, 10U, 4U, 0x60U, 3U)
#define	PA10_USART3_RTS   SF32LB_PINMUX(PA, 10U, 4U, 0x60U, 2U)
#define	PA10_USART3_RXD   SF32LB_PINMUX(PA, 10U, 4U, 0x60U, 1U)
#define	PA10_USART3_TXD   SF32LB_PINMUX(PA, 10U, 4U, 0x60U, 0U)
#define	PA10_GPTIM1_CH1   SF32LB_PINMUX(PA, 10U, 5U, 0x64U, 0U)
#define	PA10_GPTIM1_CH2   SF32LB_PINMUX(PA, 10U, 5U, 0x64U, 1U)
#define	PA10_GPTIM1_CH3   SF32LB_PINMUX(PA, 10U, 5U, 0x64U, 2U)
#define	PA10_GPTIM1_CH4   SF32LB_PINMUX(PA, 10U, 5U, 0x64U, 3U)
#define	PA10_GPTIM2_CH1   SF32LB_PINMUX(PA, 10U, 5U, 0x68U, 0U)
#define	PA10_GPTIM2_CH2   SF32LB_PINMUX(PA, 10U, 5U, 0x68U, 1U)
#define	PA10_GPTIM2_CH3   SF32LB_PINMUX(PA, 10U, 5U, 0x68U, 2U)
#define	PA10_GPTIM2_CH4   SF32LB_PINMUX(PA, 10U, 5U, 0x68U, 3U)
#define	PA10_GPTIM1_ETR   SF32LB_PINMUX(PA, 10U, 5U, 0x6CU, 0U)
#define	PA10_GPTIM2_ETR   SF32LB_PINMUX(PA, 10U, 5U, 0x6CU, 1U)
#define	PA10_LPTIM1_IN   SF32LB_PINMUX(PA, 10U, 5U, 0x70U, 0U)
#define	PA10_LPTIM1_OUT   SF32LB_PINMUX(PA, 10U, 5U, 0x70U, 1U)
#define	PA10_LPTIM1_ETR   SF32LB_PINMUX(PA, 10U, 5U, 0x70U, 2U)
#define	PA10_LPTIM2_IN   SF32LB_PINMUX(PA, 10U, 5U, 0x74U, 0U)
#define	PA10_LPTIM2_OUT   SF32LB_PINMUX(PA, 10U, 5U, 0x74U, 1U)
#define	PA10_LPTIM2_ETR   SF32LB_PINMUX(PA, 10U, 5U, 0x74U, 2U)
#define	PA10_ATIM1_CH1   SF32LB_PINMUX(PA, 10U, 5U, 0x78U, 0U)
#define	PA10_ATIM1_CH2   SF32LB_PINMUX(PA, 10U, 5U, 0x78U, 1U)
#define	PA10_ATIM1_CH3   SF32LB_PINMUX(PA, 10U, 5U, 0x78U, 2U)
#define	PA10_ATIM1_CH4   SF32LB_PINMUX(PA, 10U, 5U, 0x78U, 3U)
#define	PA10_ATIM1_CH1N   SF32LB_PINMUX(PA, 10U, 5U, 0x7CU, 0U)
#define	PA10_ATIM1_CH2N   SF32LB_PINMUX(PA, 10U, 5U, 0x7CU, 1U)
#define	PA10_ATIM1_CH3N   SF32LB_PINMUX(PA, 10U, 5U, 0x7CU, 2U)
#define	PA10_ATIM1_BK   SF32LB_PINMUX(PA, 10U, 5U, 0x80U, 0U)
#define	PA10_ATIM1_BK2   SF32LB_PINMUX(PA, 10U, 5U, 0x80U, 1U)
#define	PA10_ATIM1_ETR   SF32LB_PINMUX(PA, 10U, 5U, 0x80U, 2U)
#define	PA11_GPIO   SF32LB_PINMUX(PA, 11U, 0U, 0U, 0U)
#define	PA11_I2C1_SDA   SF32LB_PINMUX(PA, 11U, 4U, 0x48U, 1U)
#define	PA11_I2C1_SCL   SF32LB_PINMUX(PA, 11U, 4U, 0x48U, 0U)
#define	PA11_I2C2_SDA   SF32LB_PINMUX(PA, 11U, 4U, 0x4CU, 1U)
#define	PA11_I2C2_SCL   SF32LB_PINMUX(PA, 11U, 4U, 0x4CU, 0U)
#define	PA11_I2C3_SDA   SF32LB_PINMUX(PA, 11U, 4U, 0x50U, 1U)
#define	PA11_I2C3_SCL   SF32LB_PINMUX(PA, 11U, 4U, 0x50U, 0U)
#define	PA11_I2C4_SDA   SF32LB_PINMUX(PA, 11U, 4U, 0x54U, 1U)
#define	PA11_I2C4_SCL   SF32LB_PINMUX(PA, 11U, 4U, 0x54U, 0U)
#define	PA11_USART1_CTS   SF32LB_PINMUX(PA, 11U, 4U, 0x58U, 3U)
#define	PA11_USART1_RTS   SF32LB_PINMUX(PA, 11U, 4U, 0x58U, 2U)
#define	PA11_USART1_RXD   SF32LB_PINMUX(PA, 11U, 4U, 0x58U, 1U)
#define	PA11_USART1_TXD   SF32LB_PINMUX(PA, 11U, 4U, 0x58U, 0U)
#define	PA11_USART2_CTS   SF32LB_PINMUX(PA, 11U, 4U, 0x5CU, 3U)
#define	PA11_USART2_RTS   SF32LB_PINMUX(PA, 11U, 4U, 0x5CU, 2U)
#define	PA11_USART2_RXD   SF32LB_PINMUX(PA, 11U, 4U, 0x5CU, 1U)
#define	PA11_USART2_TXD   SF32LB_PINMUX(PA, 11U, 4U, 0x5CU, 0U)
#define	PA11_USART3_CTS   SF32LB_PINMUX(PA, 11U, 4U, 0x60U, 3U)
#define	PA11_USART3_RTS   SF32LB_PINMUX(PA, 11U, 4U, 0x60U, 2U)
#define	PA11_USART3_RXD   SF32LB_PINMUX(PA, 11U, 4U, 0x60U, 1U)
#define	PA11_USART3_TXD   SF32LB_PINMUX(PA, 11U, 4U, 0x60U, 0U)
#define	PA11_GPTIM1_CH1   SF32LB_PINMUX(PA, 11U, 5U, 0x64U, 0U)
#define	PA11_GPTIM1_CH2   SF32LB_PINMUX(PA, 11U, 5U, 0x64U, 1U)
#define	PA11_GPTIM1_CH3   SF32LB_PINMUX(PA, 11U, 5U, 0x64U, 2U)
#define	PA11_GPTIM1_CH4   SF32LB_PINMUX(PA, 11U, 5U, 0x64U, 3U)
#define	PA11_GPTIM2_CH1   SF32LB_PINMUX(PA, 11U, 5U, 0x68U, 0U)
#define	PA11_GPTIM2_CH2   SF32LB_PINMUX(PA, 11U, 5U, 0x68U, 1U)
#define	PA11_GPTIM2_CH3   SF32LB_PINMUX(PA, 11U, 5U, 0x68U, 2U)
#define	PA11_GPTIM2_CH4   SF32LB_PINMUX(PA, 11U, 5U, 0x68U, 3U)
#define	PA11_GPTIM1_ETR   SF32LB_PINMUX(PA, 11U, 5U, 0x6CU, 0U)
#define	PA11_GPTIM2_ETR   SF32LB_PINMUX(PA, 11U, 5U, 0x6CU, 1U)
#define	PA11_LPTIM1_IN   SF32LB_PINMUX(PA, 11U, 5U, 0x70U, 0U)
#define	PA11_LPTIM1_OUT   SF32LB_PINMUX(PA, 11U, 5U, 0x70U, 1U)
#define	PA11_LPTIM1_ETR   SF32LB_PINMUX(PA, 11U, 5U, 0x70U, 2U)
#define	PA11_LPTIM2_IN   SF32LB_PINMUX(PA, 11U, 5U, 0x74U, 0U)
#define	PA11_LPTIM2_OUT   SF32LB_PINMUX(PA, 11U, 5U, 0x74U, 1U)
#define	PA11_LPTIM2_ETR   SF32LB_PINMUX(PA, 11U, 5U, 0x74U, 2U)
#define	PA11_ATIM1_CH1   SF32LB_PINMUX(PA, 11U, 5U, 0x78U, 0U)
#define	PA11_ATIM1_CH2   SF32LB_PINMUX(PA, 11U, 5U, 0x78U, 1U)
#define	PA11_ATIM1_CH3   SF32LB_PINMUX(PA, 11U, 5U, 0x78U, 2U)
#define	PA11_ATIM1_CH4   SF32LB_PINMUX(PA, 11U, 5U, 0x78U, 3U)
#define	PA11_ATIM1_CH1N   SF32LB_PINMUX(PA, 11U, 5U, 0x7CU, 0U)
#define	PA11_ATIM1_CH2N   SF32LB_PINMUX(PA, 11U, 5U, 0x7CU, 1U)
#define	PA11_ATIM1_CH3N   SF32LB_PINMUX(PA, 11U, 5U, 0x7CU, 2U)
#define	PA11_ATIM1_BK   SF32LB_PINMUX(PA, 11U, 5U, 0x80U, 0U)
#define	PA11_ATIM1_BK2   SF32LB_PINMUX(PA, 11U, 5U, 0x80U, 1U)
#define	PA11_ATIM1_ETR   SF32LB_PINMUX(PA, 11U, 5U, 0x80U, 2U)
#define	PA12_GPIO   SF32LB_PINMUX(PA, 12U, 0U, 0U, 0U)
#define	PA12_MPI2_CS   SF32LB_PINMUX(PA, 12U, 1U, 0U, 0U)
#define	PA12_SD1_DIO2   SF32LB_PINMUX(PA, 12U, 2U, 0U, 0U)
#define	PA12_I2C1_SDA   SF32LB_PINMUX(PA, 12U, 4U, 0x48U, 1U)
#define	PA12_I2C1_SCL   SF32LB_PINMUX(PA, 12U, 4U, 0x48U, 0U)
#define	PA12_I2C2_SDA   SF32LB_PINMUX(PA, 12U, 4U, 0x4CU, 1U)
#define	PA12_I2C2_SCL   SF32LB_PINMUX(PA, 12U, 4U, 0x4CU, 0U)
#define	PA12_I2C3_SDA   SF32LB_PINMUX(PA, 12U, 4U, 0x50U, 1U)
#define	PA12_I2C3_SCL   SF32LB_PINMUX(PA, 12U, 4U, 0x50U, 0U)
#define	PA12_I2C4_SDA   SF32LB_PINMUX(PA, 12U, 4U, 0x54U, 1U)
#define	PA12_I2C4_SCL   SF32LB_PINMUX(PA, 12U, 4U, 0x54U, 0U)
#define	PA12_USART1_CTS   SF32LB_PINMUX(PA, 12U, 4U, 0x58U, 3U)
#define	PA12_USART1_RTS   SF32LB_PINMUX(PA, 12U, 4U, 0x58U, 2U)
#define	PA12_USART1_RXD   SF32LB_PINMUX(PA, 12U, 4U, 0x58U, 1U)
#define	PA12_USART1_TXD   SF32LB_PINMUX(PA, 12U, 4U, 0x58U, 0U)
#define	PA12_USART2_CTS   SF32LB_PINMUX(PA, 12U, 4U, 0x5CU, 3U)
#define	PA12_USART2_RTS   SF32LB_PINMUX(PA, 12U, 4U, 0x5CU, 2U)
#define	PA12_USART2_RXD   SF32LB_PINMUX(PA, 12U, 4U, 0x5CU, 1U)
#define	PA12_USART2_TXD   SF32LB_PINMUX(PA, 12U, 4U, 0x5CU, 0U)
#define	PA12_USART3_CTS   SF32LB_PINMUX(PA, 12U, 4U, 0x60U, 3U)
#define	PA12_USART3_RTS   SF32LB_PINMUX(PA, 12U, 4U, 0x60U, 2U)
#define	PA12_USART3_RXD   SF32LB_PINMUX(PA, 12U, 4U, 0x60U, 1U)
#define	PA12_USART3_TXD   SF32LB_PINMUX(PA, 12U, 4U, 0x60U, 0U)
#define	PA12_GPTIM1_CH1   SF32LB_PINMUX(PA, 12U, 5U, 0x64U, 0U)
#define	PA12_GPTIM1_CH2   SF32LB_PINMUX(PA, 12U, 5U, 0x64U, 1U)
#define	PA12_GPTIM1_CH3   SF32LB_PINMUX(PA, 12U, 5U, 0x64U, 2U)
#define	PA12_GPTIM1_CH4   SF32LB_PINMUX(PA, 12U, 5U, 0x64U, 3U)
#define	PA12_GPTIM2_CH1   SF32LB_PINMUX(PA, 12U, 5U, 0x68U, 0U)
#define	PA12_GPTIM2_CH2   SF32LB_PINMUX(PA, 12U, 5U, 0x68U, 1U)
#define	PA12_GPTIM2_CH3   SF32LB_PINMUX(PA, 12U, 5U, 0x68U, 2U)
#define	PA12_GPTIM2_CH4   SF32LB_PINMUX(PA, 12U, 5U, 0x68U, 3U)
#define	PA12_GPTIM1_ETR   SF32LB_PINMUX(PA, 12U, 5U, 0x6CU, 0U)
#define	PA12_GPTIM2_ETR   SF32LB_PINMUX(PA, 12U, 5U, 0x6CU, 1U)
#define	PA12_LPTIM1_IN   SF32LB_PINMUX(PA, 12U, 5U, 0x70U, 0U)
#define	PA12_LPTIM1_OUT   SF32LB_PINMUX(PA, 12U, 5U, 0x70U, 1U)
#define	PA12_LPTIM1_ETR   SF32LB_PINMUX(PA, 12U, 5U, 0x70U, 2U)
#define	PA12_LPTIM2_IN   SF32LB_PINMUX(PA, 12U, 5U, 0x74U, 0U)
#define	PA12_LPTIM2_OUT   SF32LB_PINMUX(PA, 12U, 5U, 0x74U, 1U)
#define	PA12_LPTIM2_ETR   SF32LB_PINMUX(PA, 12U, 5U, 0x74U, 2U)
#define	PA12_ATIM1_CH1   SF32LB_PINMUX(PA, 12U, 5U, 0x78U, 0U)
#define	PA12_ATIM1_CH2   SF32LB_PINMUX(PA, 12U, 5U, 0x78U, 1U)
#define	PA12_ATIM1_CH3   SF32LB_PINMUX(PA, 12U, 5U, 0x78U, 2U)
#define	PA12_ATIM1_CH4   SF32LB_PINMUX(PA, 12U, 5U, 0x78U, 3U)
#define	PA12_ATIM1_CH1N   SF32LB_PINMUX(PA, 12U, 5U, 0x7CU, 0U)
#define	PA12_ATIM1_CH2N   SF32LB_PINMUX(PA, 12U, 5U, 0x7CU, 1U)
#define	PA12_ATIM1_CH3N   SF32LB_PINMUX(PA, 12U, 5U, 0x7CU, 2U)
#define	PA12_ATIM1_BK   SF32LB_PINMUX(PA, 12U, 5U, 0x80U, 0U)
#define	PA12_ATIM1_BK2   SF32LB_PINMUX(PA, 12U, 5U, 0x80U, 1U)
#define	PA12_ATIM1_ETR   SF32LB_PINMUX(PA, 12U, 5U, 0x80U, 2U)
#define	PA13_GPIO   SF32LB_PINMUX(PA, 13U, 0U, 0U, 0U)
#define	PA13_MPI2_DIO1   SF32LB_PINMUX(PA, 13U, 1U, 0U, 0U)
#define	PA13_SD1_DIO3   SF32LB_PINMUX(PA, 13U, 2U, 0U, 0U)
#define	PA13_I2C1_SDA   SF32LB_PINMUX(PA, 13U, 4U, 0x48U, 1U)
#define	PA13_I2C1_SCL   SF32LB_PINMUX(PA, 13U, 4U, 0x48U, 0U)
#define	PA13_I2C2_SDA   SF32LB_PINMUX(PA, 13U, 4U, 0x4CU, 1U)
#define	PA13_I2C2_SCL   SF32LB_PINMUX(PA, 13U, 4U, 0x4CU, 0U)
#define	PA13_I2C3_SDA   SF32LB_PINMUX(PA, 13U, 4U, 0x50U, 1U)
#define	PA13_I2C3_SCL   SF32LB_PINMUX(PA, 13U, 4U, 0x50U, 0U)
#define	PA13_I2C4_SDA   SF32LB_PINMUX(PA, 13U, 4U, 0x54U, 1U)
#define	PA13_I2C4_SCL   SF32LB_PINMUX(PA, 13U, 4U, 0x54U, 0U)
#define	PA13_USART1_CTS   SF32LB_PINMUX(PA, 13U, 4U, 0x58U, 3U)
#define	PA13_USART1_RTS   SF32LB_PINMUX(PA, 13U, 4U, 0x58U, 2U)
#define	PA13_USART1_RXD   SF32LB_PINMUX(PA, 13U, 4U, 0x58U, 1U)
#define	PA13_USART1_TXD   SF32LB_PINMUX(PA, 13U, 4U, 0x58U, 0U)
#define	PA13_USART2_CTS   SF32LB_PINMUX(PA, 13U, 4U, 0x5CU, 3U)
#define	PA13_USART2_RTS   SF32LB_PINMUX(PA, 13U, 4U, 0x5CU, 2U)
#define	PA13_USART2_RXD   SF32LB_PINMUX(PA, 13U, 4U, 0x5CU, 1U)
#define	PA13_USART2_TXD   SF32LB_PINMUX(PA, 13U, 4U, 0x5CU, 0U)
#define	PA13_USART3_CTS   SF32LB_PINMUX(PA, 13U, 4U, 0x60U, 3U)
#define	PA13_USART3_RTS   SF32LB_PINMUX(PA, 13U, 4U, 0x60U, 2U)
#define	PA13_USART3_RXD   SF32LB_PINMUX(PA, 13U, 4U, 0x60U, 1U)
#define	PA13_USART3_TXD   SF32LB_PINMUX(PA, 13U, 4U, 0x60U, 0U)
#define	PA13_GPTIM1_CH1   SF32LB_PINMUX(PA, 13U, 5U, 0x64U, 0U)
#define	PA13_GPTIM1_CH2   SF32LB_PINMUX(PA, 13U, 5U, 0x64U, 1U)
#define	PA13_GPTIM1_CH3   SF32LB_PINMUX(PA, 13U, 5U, 0x64U, 2U)
#define	PA13_GPTIM1_CH4   SF32LB_PINMUX(PA, 13U, 5U, 0x64U, 3U)
#define	PA13_GPTIM2_CH1   SF32LB_PINMUX(PA, 13U, 5U, 0x68U, 0U)
#define	PA13_GPTIM2_CH2   SF32LB_PINMUX(PA, 13U, 5U, 0x68U, 1U)
#define	PA13_GPTIM2_CH3   SF32LB_PINMUX(PA, 13U, 5U, 0x68U, 2U)
#define	PA13_GPTIM2_CH4   SF32LB_PINMUX(PA, 13U, 5U, 0x68U, 3U)
#define	PA13_GPTIM1_ETR   SF32LB_PINMUX(PA, 13U, 5U, 0x6CU, 0U)
#define	PA13_GPTIM2_ETR   SF32LB_PINMUX(PA, 13U, 5U, 0x6CU, 1U)
#define	PA13_LPTIM1_IN   SF32LB_PINMUX(PA, 13U, 5U, 0x70U, 0U)
#define	PA13_LPTIM1_OUT   SF32LB_PINMUX(PA, 13U, 5U, 0x70U, 1U)
#define	PA13_LPTIM1_ETR   SF32LB_PINMUX(PA, 13U, 5U, 0x70U, 2U)
#define	PA13_LPTIM2_IN   SF32LB_PINMUX(PA, 13U, 5U, 0x74U, 0U)
#define	PA13_LPTIM2_OUT   SF32LB_PINMUX(PA, 13U, 5U, 0x74U, 1U)
#define	PA13_LPTIM2_ETR   SF32LB_PINMUX(PA, 13U, 5U, 0x74U, 2U)
#define	PA13_ATIM1_CH1   SF32LB_PINMUX(PA, 13U, 5U, 0x78U, 0U)
#define	PA13_ATIM1_CH2   SF32LB_PINMUX(PA, 13U, 5U, 0x78U, 1U)
#define	PA13_ATIM1_CH3   SF32LB_PINMUX(PA, 13U, 5U, 0x78U, 2U)
#define	PA13_ATIM1_CH4   SF32LB_PINMUX(PA, 13U, 5U, 0x78U, 3U)
#define	PA13_ATIM1_CH1N   SF32LB_PINMUX(PA, 13U, 5U, 0x7CU, 0U)
#define	PA13_ATIM1_CH2N   SF32LB_PINMUX(PA, 13U, 5U, 0x7CU, 1U)
#define	PA13_ATIM1_CH3N   SF32LB_PINMUX(PA, 13U, 5U, 0x7CU, 2U)
#define	PA13_ATIM1_BK   SF32LB_PINMUX(PA, 13U, 5U, 0x80U, 0U)
#define	PA13_ATIM1_BK2   SF32LB_PINMUX(PA, 13U, 5U, 0x80U, 1U)
#define	PA13_ATIM1_ETR   SF32LB_PINMUX(PA, 13U, 5U, 0x80U, 2U)
#define	PA14_GPIO   SF32LB_PINMUX(PA, 14U, 0U, 0U, 0U)
#define	PA14_MPI2_DIO2   SF32LB_PINMUX(PA, 14U, 1U, 0U, 0U)
#define	PA14_SD1_CLK   SF32LB_PINMUX(PA, 14U, 2U, 0U, 0U)
#define	PA14_I2C1_SDA   SF32LB_PINMUX(PA, 14U, 4U, 0x48U, 1U)
#define	PA14_I2C1_SCL   SF32LB_PINMUX(PA, 14U, 4U, 0x48U, 0U)
#define	PA14_I2C2_SDA   SF32LB_PINMUX(PA, 14U, 4U, 0x4CU, 1U)
#define	PA14_I2C2_SCL   SF32LB_PINMUX(PA, 14U, 4U, 0x4CU, 0U)
#define	PA14_I2C3_SDA   SF32LB_PINMUX(PA, 14U, 4U, 0x50U, 1U)
#define	PA14_I2C3_SCL   SF32LB_PINMUX(PA, 14U, 4U, 0x50U, 0U)
#define	PA14_I2C4_SDA   SF32LB_PINMUX(PA, 14U, 4U, 0x54U, 1U)
#define	PA14_I2C4_SCL   SF32LB_PINMUX(PA, 14U, 4U, 0x54U, 0U)
#define	PA14_USART1_CTS   SF32LB_PINMUX(PA, 14U, 4U, 0x58U, 3U)
#define	PA14_USART1_RTS   SF32LB_PINMUX(PA, 14U, 4U, 0x58U, 2U)
#define	PA14_USART1_RXD   SF32LB_PINMUX(PA, 14U, 4U, 0x58U, 1U)
#define	PA14_USART1_TXD   SF32LB_PINMUX(PA, 14U, 4U, 0x58U, 0U)
#define	PA14_USART2_CTS   SF32LB_PINMUX(PA, 14U, 4U, 0x5CU, 3U)
#define	PA14_USART2_RTS   SF32LB_PINMUX(PA, 14U, 4U, 0x5CU, 2U)
#define	PA14_USART2_RXD   SF32LB_PINMUX(PA, 14U, 4U, 0x5CU, 1U)
#define	PA14_USART2_TXD   SF32LB_PINMUX(PA, 14U, 4U, 0x5CU, 0U)
#define	PA14_USART3_CTS   SF32LB_PINMUX(PA, 14U, 4U, 0x60U, 3U)
#define	PA14_USART3_RTS   SF32LB_PINMUX(PA, 14U, 4U, 0x60U, 2U)
#define	PA14_USART3_RXD   SF32LB_PINMUX(PA, 14U, 4U, 0x60U, 1U)
#define	PA14_USART3_TXD   SF32LB_PINMUX(PA, 14U, 4U, 0x60U, 0U)
#define	PA14_GPTIM1_CH1   SF32LB_PINMUX(PA, 14U, 5U, 0x64U, 0U)
#define	PA14_GPTIM1_CH2   SF32LB_PINMUX(PA, 14U, 5U, 0x64U, 1U)
#define	PA14_GPTIM1_CH3   SF32LB_PINMUX(PA, 14U, 5U, 0x64U, 2U)
#define	PA14_GPTIM1_CH4   SF32LB_PINMUX(PA, 14U, 5U, 0x64U, 3U)
#define	PA14_GPTIM2_CH1   SF32LB_PINMUX(PA, 14U, 5U, 0x68U, 0U)
#define	PA14_GPTIM2_CH2   SF32LB_PINMUX(PA, 14U, 5U, 0x68U, 1U)
#define	PA14_GPTIM2_CH3   SF32LB_PINMUX(PA, 14U, 5U, 0x68U, 2U)
#define	PA14_GPTIM2_CH4   SF32LB_PINMUX(PA, 14U, 5U, 0x68U, 3U)
#define	PA14_GPTIM1_ETR   SF32LB_PINMUX(PA, 14U, 5U, 0x6CU, 0U)
#define	PA14_GPTIM2_ETR   SF32LB_PINMUX(PA, 14U, 5U, 0x6CU, 1U)
#define	PA14_LPTIM1_IN   SF32LB_PINMUX(PA, 14U, 5U, 0x70U, 0U)
#define	PA14_LPTIM1_OUT   SF32LB_PINMUX(PA, 14U, 5U, 0x70U, 1U)
#define	PA14_LPTIM1_ETR   SF32LB_PINMUX(PA, 14U, 5U, 0x70U, 2U)
#define	PA14_LPTIM2_IN   SF32LB_PINMUX(PA, 14U, 5U, 0x74U, 0U)
#define	PA14_LPTIM2_OUT   SF32LB_PINMUX(PA, 14U, 5U, 0x74U, 1U)
#define	PA14_LPTIM2_ETR   SF32LB_PINMUX(PA, 14U, 5U, 0x74U, 2U)
#define	PA14_ATIM1_CH1   SF32LB_PINMUX(PA, 14U, 5U, 0x78U, 0U)
#define	PA14_ATIM1_CH2   SF32LB_PINMUX(PA, 14U, 5U, 0x78U, 1U)
#define	PA14_ATIM1_CH3   SF32LB_PINMUX(PA, 14U, 5U, 0x78U, 2U)
#define	PA14_ATIM1_CH4   SF32LB_PINMUX(PA, 14U, 5U, 0x78U, 3U)
#define	PA14_ATIM1_CH1N   SF32LB_PINMUX(PA, 14U, 5U, 0x7CU, 0U)
#define	PA14_ATIM1_CH2N   SF32LB_PINMUX(PA, 14U, 5U, 0x7CU, 1U)
#define	PA14_ATIM1_CH3N   SF32LB_PINMUX(PA, 14U, 5U, 0x7CU, 2U)
#define	PA14_ATIM1_BK   SF32LB_PINMUX(PA, 14U, 5U, 0x80U, 0U)
#define	PA14_ATIM1_BK2   SF32LB_PINMUX(PA, 14U, 5U, 0x80U, 1U)
#define	PA14_ATIM1_ETR   SF32LB_PINMUX(PA, 14U, 5U, 0x80U, 2U)
#define	PA15_GPIO   SF32LB_PINMUX(PA, 15U, 0U, 0U, 0U)
#define	PA15_MPI2_DIO0   SF32LB_PINMUX(PA, 15U, 1U, 0U, 0U)
#define	PA15_SD1_CMD   SF32LB_PINMUX(PA, 15U, 2U, 0U, 0U)
#define	PA15_I2C1_SDA   SF32LB_PINMUX(PA, 15U, 4U, 0x48U, 1U)
#define	PA15_I2C1_SCL   SF32LB_PINMUX(PA, 15U, 4U, 0x48U, 0U)
#define	PA15_I2C2_SDA   SF32LB_PINMUX(PA, 15U, 4U, 0x4CU, 1U)
#define	PA15_I2C2_SCL   SF32LB_PINMUX(PA, 15U, 4U, 0x4CU, 0U)
#define	PA15_I2C3_SDA   SF32LB_PINMUX(PA, 15U, 4U, 0x50U, 1U)
#define	PA15_I2C3_SCL   SF32LB_PINMUX(PA, 15U, 4U, 0x50U, 0U)
#define	PA15_I2C4_SDA   SF32LB_PINMUX(PA, 15U, 4U, 0x54U, 1U)
#define	PA15_I2C4_SCL   SF32LB_PINMUX(PA, 15U, 4U, 0x54U, 0U)
#define	PA15_USART1_CTS   SF32LB_PINMUX(PA, 15U, 4U, 0x58U, 3U)
#define	PA15_USART1_RTS   SF32LB_PINMUX(PA, 15U, 4U, 0x58U, 2U)
#define	PA15_USART1_RXD   SF32LB_PINMUX(PA, 15U, 4U, 0x58U, 1U)
#define	PA15_USART1_TXD   SF32LB_PINMUX(PA, 15U, 4U, 0x58U, 0U)
#define	PA15_USART2_CTS   SF32LB_PINMUX(PA, 15U, 4U, 0x5CU, 3U)
#define	PA15_USART2_RTS   SF32LB_PINMUX(PA, 15U, 4U, 0x5CU, 2U)
#define	PA15_USART2_RXD   SF32LB_PINMUX(PA, 15U, 4U, 0x5CU, 1U)
#define	PA15_USART2_TXD   SF32LB_PINMUX(PA, 15U, 4U, 0x5CU, 0U)
#define	PA15_USART3_CTS   SF32LB_PINMUX(PA, 15U, 4U, 0x60U, 3U)
#define	PA15_USART3_RTS   SF32LB_PINMUX(PA, 15U, 4U, 0x60U, 2U)
#define	PA15_USART3_RXD   SF32LB_PINMUX(PA, 15U, 4U, 0x60U, 1U)
#define	PA15_USART3_TXD   SF32LB_PINMUX(PA, 15U, 4U, 0x60U, 0U)
#define	PA15_GPTIM1_CH1   SF32LB_PINMUX(PA, 15U, 5U, 0x64U, 0U)
#define	PA15_GPTIM1_CH2   SF32LB_PINMUX(PA, 15U, 5U, 0x64U, 1U)
#define	PA15_GPTIM1_CH3   SF32LB_PINMUX(PA, 15U, 5U, 0x64U, 2U)
#define	PA15_GPTIM1_CH4   SF32LB_PINMUX(PA, 15U, 5U, 0x64U, 3U)
#define	PA15_GPTIM2_CH1   SF32LB_PINMUX(PA, 15U, 5U, 0x68U, 0U)
#define	PA15_GPTIM2_CH2   SF32LB_PINMUX(PA, 15U, 5U, 0x68U, 1U)
#define	PA15_GPTIM2_CH3   SF32LB_PINMUX(PA, 15U, 5U, 0x68U, 2U)
#define	PA15_GPTIM2_CH4   SF32LB_PINMUX(PA, 15U, 5U, 0x68U, 3U)
#define	PA15_GPTIM1_ETR   SF32LB_PINMUX(PA, 15U, 5U, 0x6CU, 0U)
#define	PA15_GPTIM2_ETR   SF32LB_PINMUX(PA, 15U, 5U, 0x6CU, 1U)
#define	PA15_LPTIM1_IN   SF32LB_PINMUX(PA, 15U, 5U, 0x70U, 0U)
#define	PA15_LPTIM1_OUT   SF32LB_PINMUX(PA, 15U, 5U, 0x70U, 1U)
#define	PA15_LPTIM1_ETR   SF32LB_PINMUX(PA, 15U, 5U, 0x70U, 2U)
#define	PA15_LPTIM2_IN   SF32LB_PINMUX(PA, 15U, 5U, 0x74U, 0U)
#define	PA15_LPTIM2_OUT   SF32LB_PINMUX(PA, 15U, 5U, 0x74U, 1U)
#define	PA15_LPTIM2_ETR   SF32LB_PINMUX(PA, 15U, 5U, 0x74U, 2U)
#define	PA15_ATIM1_CH1   SF32LB_PINMUX(PA, 15U, 5U, 0x78U, 0U)
#define	PA15_ATIM1_CH2   SF32LB_PINMUX(PA, 15U, 5U, 0x78U, 1U)
#define	PA15_ATIM1_CH3   SF32LB_PINMUX(PA, 15U, 5U, 0x78U, 2U)
#define	PA15_ATIM1_CH4   SF32LB_PINMUX(PA, 15U, 5U, 0x78U, 3U)
#define	PA15_ATIM1_CH1N   SF32LB_PINMUX(PA, 15U, 5U, 0x7CU, 0U)
#define	PA15_ATIM1_CH2N   SF32LB_PINMUX(PA, 15U, 5U, 0x7CU, 1U)
#define	PA15_ATIM1_CH3N   SF32LB_PINMUX(PA, 15U, 5U, 0x7CU, 2U)
#define	PA15_ATIM1_BK   SF32LB_PINMUX(PA, 15U, 5U, 0x80U, 0U)
#define	PA15_ATIM1_BK2   SF32LB_PINMUX(PA, 15U, 5U, 0x80U, 1U)
#define	PA15_ATIM1_ETR   SF32LB_PINMUX(PA, 15U, 5U, 0x80U, 2U)
#define	PA16_GPIO   SF32LB_PINMUX(PA, 16U, 0U, 0U, 0U)
#define	PA16_MPI2_CLK   SF32LB_PINMUX(PA, 16U, 1U, 0U, 0U)
#define	PA16_SD1_DIO0   SF32LB_PINMUX(PA, 16U, 2U, 0U, 0U)
#define	PA16_I2C1_SDA   SF32LB_PINMUX(PA, 16U, 4U, 0x48U, 1U)
#define	PA16_I2C1_SCL   SF32LB_PINMUX(PA, 16U, 4U, 0x48U, 0U)
#define	PA16_I2C2_SDA   SF32LB_PINMUX(PA, 16U, 4U, 0x4CU, 1U)
#define	PA16_I2C2_SCL   SF32LB_PINMUX(PA, 16U, 4U, 0x4CU, 0U)
#define	PA16_I2C3_SDA   SF32LB_PINMUX(PA, 16U, 4U, 0x50U, 1U)
#define	PA16_I2C3_SCL   SF32LB_PINMUX(PA, 16U, 4U, 0x50U, 0U)
#define	PA16_I2C4_SDA   SF32LB_PINMUX(PA, 16U, 4U, 0x54U, 1U)
#define	PA16_I2C4_SCL   SF32LB_PINMUX(PA, 16U, 4U, 0x54U, 0U)
#define	PA16_USART1_CTS   SF32LB_PINMUX(PA, 16U, 4U, 0x58U, 3U)
#define	PA16_USART1_RTS   SF32LB_PINMUX(PA, 16U, 4U, 0x58U, 2U)
#define	PA16_USART1_RXD   SF32LB_PINMUX(PA, 16U, 4U, 0x58U, 1U)
#define	PA16_USART1_TXD   SF32LB_PINMUX(PA, 16U, 4U, 0x58U, 0U)
#define	PA16_USART2_CTS   SF32LB_PINMUX(PA, 16U, 4U, 0x5CU, 3U)
#define	PA16_USART2_RTS   SF32LB_PINMUX(PA, 16U, 4U, 0x5CU, 2U)
#define	PA16_USART2_RXD   SF32LB_PINMUX(PA, 16U, 4U, 0x5CU, 1U)
#define	PA16_USART2_TXD   SF32LB_PINMUX(PA, 16U, 4U, 0x5CU, 0U)
#define	PA16_USART3_CTS   SF32LB_PINMUX(PA, 16U, 4U, 0x60U, 3U)
#define	PA16_USART3_RTS   SF32LB_PINMUX(PA, 16U, 4U, 0x60U, 2U)
#define	PA16_USART3_RXD   SF32LB_PINMUX(PA, 16U, 4U, 0x60U, 1U)
#define	PA16_USART3_TXD   SF32LB_PINMUX(PA, 16U, 4U, 0x60U, 0U)
#define	PA16_GPTIM1_CH1   SF32LB_PINMUX(PA, 16U, 5U, 0x64U, 0U)
#define	PA16_GPTIM1_CH2   SF32LB_PINMUX(PA, 16U, 5U, 0x64U, 1U)
#define	PA16_GPTIM1_CH3   SF32LB_PINMUX(PA, 16U, 5U, 0x64U, 2U)
#define	PA16_GPTIM1_CH4   SF32LB_PINMUX(PA, 16U, 5U, 0x64U, 3U)
#define	PA16_GPTIM2_CH1   SF32LB_PINMUX(PA, 16U, 5U, 0x68U, 0U)
#define	PA16_GPTIM2_CH2   SF32LB_PINMUX(PA, 16U, 5U, 0x68U, 1U)
#define	PA16_GPTIM2_CH3   SF32LB_PINMUX(PA, 16U, 5U, 0x68U, 2U)
#define	PA16_GPTIM2_CH4   SF32LB_PINMUX(PA, 16U, 5U, 0x68U, 3U)
#define	PA16_GPTIM1_ETR   SF32LB_PINMUX(PA, 16U, 5U, 0x6CU, 0U)
#define	PA16_GPTIM2_ETR   SF32LB_PINMUX(PA, 16U, 5U, 0x6CU, 1U)
#define	PA16_LPTIM1_IN   SF32LB_PINMUX(PA, 16U, 5U, 0x70U, 0U)
#define	PA16_LPTIM1_OUT   SF32LB_PINMUX(PA, 16U, 5U, 0x70U, 1U)
#define	PA16_LPTIM1_ETR   SF32LB_PINMUX(PA, 16U, 5U, 0x70U, 2U)
#define	PA16_LPTIM2_IN   SF32LB_PINMUX(PA, 16U, 5U, 0x74U, 0U)
#define	PA16_LPTIM2_OUT   SF32LB_PINMUX(PA, 16U, 5U, 0x74U, 1U)
#define	PA16_LPTIM2_ETR   SF32LB_PINMUX(PA, 16U, 5U, 0x74U, 2U)
#define	PA16_ATIM1_CH1   SF32LB_PINMUX(PA, 16U, 5U, 0x78U, 0U)
#define	PA16_ATIM1_CH2   SF32LB_PINMUX(PA, 16U, 5U, 0x78U, 1U)
#define	PA16_ATIM1_CH3   SF32LB_PINMUX(PA, 16U, 5U, 0x78U, 2U)
#define	PA16_ATIM1_CH4   SF32LB_PINMUX(PA, 16U, 5U, 0x78U, 3U)
#define	PA16_ATIM1_CH1N   SF32LB_PINMUX(PA, 16U, 5U, 0x7CU, 0U)
#define	PA16_ATIM1_CH2N   SF32LB_PINMUX(PA, 16U, 5U, 0x7CU, 1U)
#define	PA16_ATIM1_CH3N   SF32LB_PINMUX(PA, 16U, 5U, 0x7CU, 2U)
#define	PA16_ATIM1_BK   SF32LB_PINMUX(PA, 16U, 5U, 0x80U, 0U)
#define	PA16_ATIM1_BK2   SF32LB_PINMUX(PA, 16U, 5U, 0x80U, 1U)
#define	PA16_ATIM1_ETR   SF32LB_PINMUX(PA, 16U, 5U, 0x80U, 2U)
#define	PA17_GPIO   SF32LB_PINMUX(PA, 17U, 0U, 0U, 0U)
#define	PA17_MPI2_DIO3   SF32LB_PINMUX(PA, 17U, 1U, 0U, 0U)
#define	PA17_SD1_DIO1   SF32LB_PINMUX(PA, 17U, 2U, 0U, 0U)
#define	PA17_I2C1_SDA   SF32LB_PINMUX(PA, 17U, 4U, 0x48U, 1U)
#define	PA17_I2C1_SCL   SF32LB_PINMUX(PA, 17U, 4U, 0x48U, 0U)
#define	PA17_I2C2_SDA   SF32LB_PINMUX(PA, 17U, 4U, 0x4CU, 1U)
#define	PA17_I2C2_SCL   SF32LB_PINMUX(PA, 17U, 4U, 0x4CU, 0U)
#define	PA17_I2C3_SDA   SF32LB_PINMUX(PA, 17U, 4U, 0x50U, 1U)
#define	PA17_I2C3_SCL   SF32LB_PINMUX(PA, 17U, 4U, 0x50U, 0U)
#define	PA17_I2C4_SDA   SF32LB_PINMUX(PA, 17U, 4U, 0x54U, 1U)
#define	PA17_I2C4_SCL   SF32LB_PINMUX(PA, 17U, 4U, 0x54U, 0U)
#define	PA17_USART1_CTS   SF32LB_PINMUX(PA, 17U, 4U, 0x58U, 3U)
#define	PA17_USART1_RTS   SF32LB_PINMUX(PA, 17U, 4U, 0x58U, 2U)
#define	PA17_USART1_RXD   SF32LB_PINMUX(PA, 17U, 4U, 0x58U, 1U)
#define	PA17_USART1_TXD   SF32LB_PINMUX(PA, 17U, 4U, 0x58U, 0U)
#define	PA17_USART2_CTS   SF32LB_PINMUX(PA, 17U, 4U, 0x5CU, 3U)
#define	PA17_USART2_RTS   SF32LB_PINMUX(PA, 17U, 4U, 0x5CU, 2U)
#define	PA17_USART2_RXD   SF32LB_PINMUX(PA, 17U, 4U, 0x5CU, 1U)
#define	PA17_USART2_TXD   SF32LB_PINMUX(PA, 17U, 4U, 0x5CU, 0U)
#define	PA17_USART3_CTS   SF32LB_PINMUX(PA, 17U, 4U, 0x60U, 3U)
#define	PA17_USART3_RTS   SF32LB_PINMUX(PA, 17U, 4U, 0x60U, 2U)
#define	PA17_USART3_RXD   SF32LB_PINMUX(PA, 17U, 4U, 0x60U, 1U)
#define	PA17_USART3_TXD   SF32LB_PINMUX(PA, 17U, 4U, 0x60U, 0U)
#define	PA17_GPTIM1_CH1   SF32LB_PINMUX(PA, 17U, 5U, 0x64U, 0U)
#define	PA17_GPTIM1_CH2   SF32LB_PINMUX(PA, 17U, 5U, 0x64U, 1U)
#define	PA17_GPTIM1_CH3   SF32LB_PINMUX(PA, 17U, 5U, 0x64U, 2U)
#define	PA17_GPTIM1_CH4   SF32LB_PINMUX(PA, 17U, 5U, 0x64U, 3U)
#define	PA17_GPTIM2_CH1   SF32LB_PINMUX(PA, 17U, 5U, 0x68U, 0U)
#define	PA17_GPTIM2_CH2   SF32LB_PINMUX(PA, 17U, 5U, 0x68U, 1U)
#define	PA17_GPTIM2_CH3   SF32LB_PINMUX(PA, 17U, 5U, 0x68U, 2U)
#define	PA17_GPTIM2_CH4   SF32LB_PINMUX(PA, 17U, 5U, 0x68U, 3U)
#define	PA17_GPTIM1_ETR   SF32LB_PINMUX(PA, 17U, 5U, 0x6CU, 0U)
#define	PA17_GPTIM2_ETR   SF32LB_PINMUX(PA, 17U, 5U, 0x6CU, 1U)
#define	PA17_LPTIM1_IN   SF32LB_PINMUX(PA, 17U, 5U, 0x70U, 0U)
#define	PA17_LPTIM1_OUT   SF32LB_PINMUX(PA, 17U, 5U, 0x70U, 1U)
#define	PA17_LPTIM1_ETR   SF32LB_PINMUX(PA, 17U, 5U, 0x70U, 2U)
#define	PA17_LPTIM2_IN   SF32LB_PINMUX(PA, 17U, 5U, 0x74U, 0U)
#define	PA17_LPTIM2_OUT   SF32LB_PINMUX(PA, 17U, 5U, 0x74U, 1U)
#define	PA17_LPTIM2_ETR   SF32LB_PINMUX(PA, 17U, 5U, 0x74U, 2U)
#define	PA17_ATIM1_CH1   SF32LB_PINMUX(PA, 17U, 5U, 0x78U, 0U)
#define	PA17_ATIM1_CH2   SF32LB_PINMUX(PA, 17U, 5U, 0x78U, 1U)
#define	PA17_ATIM1_CH3   SF32LB_PINMUX(PA, 17U, 5U, 0x78U, 2U)
#define	PA17_ATIM1_CH4   SF32LB_PINMUX(PA, 17U, 5U, 0x78U, 3U)
#define	PA17_ATIM1_CH1N   SF32LB_PINMUX(PA, 17U, 5U, 0x7CU, 0U)
#define	PA17_ATIM1_CH2N   SF32LB_PINMUX(PA, 17U, 5U, 0x7CU, 1U)
#define	PA17_ATIM1_CH3N   SF32LB_PINMUX(PA, 17U, 5U, 0x7CU, 2U)
#define	PA17_ATIM1_BK   SF32LB_PINMUX(PA, 17U, 5U, 0x80U, 0U)
#define	PA17_ATIM1_BK2   SF32LB_PINMUX(PA, 17U, 5U, 0x80U, 1U)
#define	PA17_ATIM1_ETR   SF32LB_PINMUX(PA, 17U, 5U, 0x80U, 2U)
#define	PA18_GPIO   SF32LB_PINMUX(PA, 18U, 0U, 0U, 0U)
#define	PA18_SWDIO   SF32LB_PINMUX(PA, 18U, 2U, 0U, 0U)
#define	PA18_I2C1_SDA   SF32LB_PINMUX(PA, 18U, 4U, 0x48U, 1U)
#define	PA18_I2C1_SCL   SF32LB_PINMUX(PA, 18U, 4U, 0x48U, 0U)
#define	PA18_I2C2_SDA   SF32LB_PINMUX(PA, 18U, 4U, 0x4CU, 1U)
#define	PA18_I2C2_SCL   SF32LB_PINMUX(PA, 18U, 4U, 0x4CU, 0U)
#define	PA18_I2C3_SDA   SF32LB_PINMUX(PA, 18U, 4U, 0x50U, 1U)
#define	PA18_I2C3_SCL   SF32LB_PINMUX(PA, 18U, 4U, 0x50U, 0U)
#define	PA18_I2C4_SDA   SF32LB_PINMUX(PA, 18U, 4U, 0x54U, 1U)
#define	PA18_I2C4_SCL   SF32LB_PINMUX(PA, 18U, 4U, 0x54U, 0U)
#define	PA18_USART1_CTS   SF32LB_PINMUX(PA, 18U, 4U, 0x58U, 3U)
#define	PA18_USART1_RTS   SF32LB_PINMUX(PA, 18U, 4U, 0x58U, 2U)
#define	PA18_USART1_RXD   SF32LB_PINMUX(PA, 18U, 4U, 0x58U, 1U)
#define	PA18_USART1_TXD   SF32LB_PINMUX(PA, 18U, 4U, 0x58U, 0U)
#define	PA18_USART2_CTS   SF32LB_PINMUX(PA, 18U, 4U, 0x5CU, 3U)
#define	PA18_USART2_RTS   SF32LB_PINMUX(PA, 18U, 4U, 0x5CU, 2U)
#define	PA18_USART2_RXD   SF32LB_PINMUX(PA, 18U, 4U, 0x5CU, 1U)
#define	PA18_USART2_TXD   SF32LB_PINMUX(PA, 18U, 4U, 0x5CU, 0U)
#define	PA18_USART3_CTS   SF32LB_PINMUX(PA, 18U, 4U, 0x60U, 3U)
#define	PA18_USART3_RTS   SF32LB_PINMUX(PA, 18U, 4U, 0x60U, 2U)
#define	PA18_USART3_RXD   SF32LB_PINMUX(PA, 18U, 4U, 0x60U, 1U)
#define	PA18_USART3_TXD   SF32LB_PINMUX(PA, 18U, 4U, 0x60U, 0U)
#define	PA18_GPTIM1_CH1   SF32LB_PINMUX(PA, 18U, 5U, 0x64U, 0U)
#define	PA18_GPTIM1_CH2   SF32LB_PINMUX(PA, 18U, 5U, 0x64U, 1U)
#define	PA18_GPTIM1_CH3   SF32LB_PINMUX(PA, 18U, 5U, 0x64U, 2U)
#define	PA18_GPTIM1_CH4   SF32LB_PINMUX(PA, 18U, 5U, 0x64U, 3U)
#define	PA18_GPTIM2_CH1   SF32LB_PINMUX(PA, 18U, 5U, 0x68U, 0U)
#define	PA18_GPTIM2_CH2   SF32LB_PINMUX(PA, 18U, 5U, 0x68U, 1U)
#define	PA18_GPTIM2_CH3   SF32LB_PINMUX(PA, 18U, 5U, 0x68U, 2U)
#define	PA18_GPTIM2_CH4   SF32LB_PINMUX(PA, 18U, 5U, 0x68U, 3U)
#define	PA18_GPTIM1_ETR   SF32LB_PINMUX(PA, 18U, 5U, 0x6CU, 0U)
#define	PA18_GPTIM2_ETR   SF32LB_PINMUX(PA, 18U, 5U, 0x6CU, 1U)
#define	PA18_LPTIM1_IN   SF32LB_PINMUX(PA, 18U, 5U, 0x70U, 0U)
#define	PA18_LPTIM1_OUT   SF32LB_PINMUX(PA, 18U, 5U, 0x70U, 1U)
#define	PA18_LPTIM1_ETR   SF32LB_PINMUX(PA, 18U, 5U, 0x70U, 2U)
#define	PA18_LPTIM2_IN   SF32LB_PINMUX(PA, 18U, 5U, 0x74U, 0U)
#define	PA18_LPTIM2_OUT   SF32LB_PINMUX(PA, 18U, 5U, 0x74U, 1U)
#define	PA18_LPTIM2_ETR   SF32LB_PINMUX(PA, 18U, 5U, 0x74U, 2U)
#define	PA18_ATIM1_CH1   SF32LB_PINMUX(PA, 18U, 5U, 0x78U, 0U)
#define	PA18_ATIM1_CH2   SF32LB_PINMUX(PA, 18U, 5U, 0x78U, 1U)
#define	PA18_ATIM1_CH3   SF32LB_PINMUX(PA, 18U, 5U, 0x78U, 2U)
#define	PA18_ATIM1_CH4   SF32LB_PINMUX(PA, 18U, 5U, 0x78U, 3U)
#define	PA18_ATIM1_CH1N   SF32LB_PINMUX(PA, 18U, 5U, 0x7CU, 0U)
#define	PA18_ATIM1_CH2N   SF32LB_PINMUX(PA, 18U, 5U, 0x7CU, 1U)
#define	PA18_ATIM1_CH3N   SF32LB_PINMUX(PA, 18U, 5U, 0x7CU, 2U)
#define	PA18_ATIM1_BK   SF32LB_PINMUX(PA, 18U, 5U, 0x80U, 0U)
#define	PA18_ATIM1_BK2   SF32LB_PINMUX(PA, 18U, 5U, 0x80U, 1U)
#define	PA18_ATIM1_ETR   SF32LB_PINMUX(PA, 18U, 5U, 0x80U, 2U)
#define	PA19_GPIO   SF32LB_PINMUX(PA, 19U, 0U, 0U, 0U)
#define	PA19_SWCLK   SF32LB_PINMUX(PA, 19U, 2U, 0U, 0U)
#define	PA19_I2C1_SDA   SF32LB_PINMUX(PA, 19U, 4U, 0x48U, 1U)
#define	PA19_I2C1_SCL   SF32LB_PINMUX(PA, 19U, 4U, 0x48U, 0U)
#define	PA19_I2C2_SDA   SF32LB_PINMUX(PA, 19U, 4U, 0x4CU, 1U)
#define	PA19_I2C2_SCL   SF32LB_PINMUX(PA, 19U, 4U, 0x4CU, 0U)
#define	PA19_I2C3_SDA   SF32LB_PINMUX(PA, 19U, 4U, 0x50U, 1U)
#define	PA19_I2C3_SCL   SF32LB_PINMUX(PA, 19U, 4U, 0x50U, 0U)
#define	PA19_I2C4_SDA   SF32LB_PINMUX(PA, 19U, 4U, 0x54U, 1U)
#define	PA19_I2C4_SCL   SF32LB_PINMUX(PA, 19U, 4U, 0x54U, 0U)
#define	PA19_USART1_CTS   SF32LB_PINMUX(PA, 19U, 4U, 0x58U, 3U)
#define	PA19_USART1_RTS   SF32LB_PINMUX(PA, 19U, 4U, 0x58U, 2U)
#define	PA19_USART1_RXD   SF32LB_PINMUX(PA, 19U, 4U, 0x58U, 1U)
#define	PA19_USART1_TXD   SF32LB_PINMUX(PA, 19U, 4U, 0x58U, 0U)
#define	PA19_USART2_CTS   SF32LB_PINMUX(PA, 19U, 4U, 0x5CU, 3U)
#define	PA19_USART2_RTS   SF32LB_PINMUX(PA, 19U, 4U, 0x5CU, 2U)
#define	PA19_USART2_RXD   SF32LB_PINMUX(PA, 19U, 4U, 0x5CU, 1U)
#define	PA19_USART2_TXD   SF32LB_PINMUX(PA, 19U, 4U, 0x5CU, 0U)
#define	PA19_USART3_CTS   SF32LB_PINMUX(PA, 19U, 4U, 0x60U, 3U)
#define	PA19_USART3_RTS   SF32LB_PINMUX(PA, 19U, 4U, 0x60U, 2U)
#define	PA19_USART3_RXD   SF32LB_PINMUX(PA, 19U, 4U, 0x60U, 1U)
#define	PA19_USART3_TXD   SF32LB_PINMUX(PA, 19U, 4U, 0x60U, 0U)
#define	PA19_GPTIM1_CH1   SF32LB_PINMUX(PA, 19U, 5U, 0x64U, 0U)
#define	PA19_GPTIM1_CH2   SF32LB_PINMUX(PA, 19U, 5U, 0x64U, 1U)
#define	PA19_GPTIM1_CH3   SF32LB_PINMUX(PA, 19U, 5U, 0x64U, 2U)
#define	PA19_GPTIM1_CH4   SF32LB_PINMUX(PA, 19U, 5U, 0x64U, 3U)
#define	PA19_GPTIM2_CH1   SF32LB_PINMUX(PA, 19U, 5U, 0x68U, 0U)
#define	PA19_GPTIM2_CH2   SF32LB_PINMUX(PA, 19U, 5U, 0x68U, 1U)
#define	PA19_GPTIM2_CH3   SF32LB_PINMUX(PA, 19U, 5U, 0x68U, 2U)
#define	PA19_GPTIM2_CH4   SF32LB_PINMUX(PA, 19U, 5U, 0x68U, 3U)
#define	PA19_GPTIM1_ETR   SF32LB_PINMUX(PA, 19U, 5U, 0x6CU, 0U)
#define	PA19_GPTIM2_ETR   SF32LB_PINMUX(PA, 19U, 5U, 0x6CU, 1U)
#define	PA19_LPTIM1_IN   SF32LB_PINMUX(PA, 19U, 5U, 0x70U, 0U)
#define	PA19_LPTIM1_OUT   SF32LB_PINMUX(PA, 19U, 5U, 0x70U, 1U)
#define	PA19_LPTIM1_ETR   SF32LB_PINMUX(PA, 19U, 5U, 0x70U, 2U)
#define	PA19_LPTIM2_IN   SF32LB_PINMUX(PA, 19U, 5U, 0x74U, 0U)
#define	PA19_LPTIM2_OUT   SF32LB_PINMUX(PA, 19U, 5U, 0x74U, 1U)
#define	PA19_LPTIM2_ETR   SF32LB_PINMUX(PA, 19U, 5U, 0x74U, 2U)
#define	PA19_ATIM1_CH1   SF32LB_PINMUX(PA, 19U, 5U, 0x78U, 0U)
#define	PA19_ATIM1_CH2   SF32LB_PINMUX(PA, 19U, 5U, 0x78U, 1U)
#define	PA19_ATIM1_CH3   SF32LB_PINMUX(PA, 19U, 5U, 0x78U, 2U)
#define	PA19_ATIM1_CH4   SF32LB_PINMUX(PA, 19U, 5U, 0x78U, 3U)
#define	PA19_ATIM1_CH1N   SF32LB_PINMUX(PA, 19U, 5U, 0x7CU, 0U)
#define	PA19_ATIM1_CH2N   SF32LB_PINMUX(PA, 19U, 5U, 0x7CU, 1U)
#define	PA19_ATIM1_CH3N   SF32LB_PINMUX(PA, 19U, 5U, 0x7CU, 2U)
#define	PA19_ATIM1_BK   SF32LB_PINMUX(PA, 19U, 5U, 0x80U, 0U)
#define	PA19_ATIM1_BK2   SF32LB_PINMUX(PA, 19U, 5U, 0x80U, 1U)
#define	PA19_ATIM1_ETR   SF32LB_PINMUX(PA, 19U, 5U, 0x80U, 2U)
#define	PA20_GPIO   SF32LB_PINMUX(PA, 20U, 0U, 0U, 0U)
#define	PA20_I2C1_SDA   SF32LB_PINMUX(PA, 20U, 4U, 0x48U, 1U)
#define	PA20_I2C1_SCL   SF32LB_PINMUX(PA, 20U, 4U, 0x48U, 0U)
#define	PA20_I2C2_SDA   SF32LB_PINMUX(PA, 20U, 4U, 0x4CU, 1U)
#define	PA20_I2C2_SCL   SF32LB_PINMUX(PA, 20U, 4U, 0x4CU, 0U)
#define	PA20_I2C3_SDA   SF32LB_PINMUX(PA, 20U, 4U, 0x50U, 1U)
#define	PA20_I2C3_SCL   SF32LB_PINMUX(PA, 20U, 4U, 0x50U, 0U)
#define	PA20_I2C4_SDA   SF32LB_PINMUX(PA, 20U, 4U, 0x54U, 1U)
#define	PA20_I2C4_SCL   SF32LB_PINMUX(PA, 20U, 4U, 0x54U, 0U)
#define	PA20_USART1_CTS   SF32LB_PINMUX(PA, 20U, 4U, 0x58U, 3U)
#define	PA20_USART1_RTS   SF32LB_PINMUX(PA, 20U, 4U, 0x58U, 2U)
#define	PA20_USART1_RXD   SF32LB_PINMUX(PA, 20U, 4U, 0x58U, 1U)
#define	PA20_USART1_TXD   SF32LB_PINMUX(PA, 20U, 4U, 0x58U, 0U)
#define	PA20_USART2_CTS   SF32LB_PINMUX(PA, 20U, 4U, 0x5CU, 3U)
#define	PA20_USART2_RTS   SF32LB_PINMUX(PA, 20U, 4U, 0x5CU, 2U)
#define	PA20_USART2_RXD   SF32LB_PINMUX(PA, 20U, 4U, 0x5CU, 1U)
#define	PA20_USART2_TXD   SF32LB_PINMUX(PA, 20U, 4U, 0x5CU, 0U)
#define	PA20_USART3_CTS   SF32LB_PINMUX(PA, 20U, 4U, 0x60U, 3U)
#define	PA20_USART3_RTS   SF32LB_PINMUX(PA, 20U, 4U, 0x60U, 2U)
#define	PA20_USART3_RXD   SF32LB_PINMUX(PA, 20U, 4U, 0x60U, 1U)
#define	PA20_USART3_TXD   SF32LB_PINMUX(PA, 20U, 4U, 0x60U, 0U)
#define	PA20_GPTIM1_CH1   SF32LB_PINMUX(PA, 20U, 5U, 0x64U, 0U)
#define	PA20_GPTIM1_CH2   SF32LB_PINMUX(PA, 20U, 5U, 0x64U, 1U)
#define	PA20_GPTIM1_CH3   SF32LB_PINMUX(PA, 20U, 5U, 0x64U, 2U)
#define	PA20_GPTIM1_CH4   SF32LB_PINMUX(PA, 20U, 5U, 0x64U, 3U)
#define	PA20_GPTIM2_CH1   SF32LB_PINMUX(PA, 20U, 5U, 0x68U, 0U)
#define	PA20_GPTIM2_CH2   SF32LB_PINMUX(PA, 20U, 5U, 0x68U, 1U)
#define	PA20_GPTIM2_CH3   SF32LB_PINMUX(PA, 20U, 5U, 0x68U, 2U)
#define	PA20_GPTIM2_CH4   SF32LB_PINMUX(PA, 20U, 5U, 0x68U, 3U)
#define	PA20_GPTIM1_ETR   SF32LB_PINMUX(PA, 20U, 5U, 0x6CU, 0U)
#define	PA20_GPTIM2_ETR   SF32LB_PINMUX(PA, 20U, 5U, 0x6CU, 1U)
#define	PA20_LPTIM1_IN   SF32LB_PINMUX(PA, 20U, 5U, 0x70U, 0U)
#define	PA20_LPTIM1_OUT   SF32LB_PINMUX(PA, 20U, 5U, 0x70U, 1U)
#define	PA20_LPTIM1_ETR   SF32LB_PINMUX(PA, 20U, 5U, 0x70U, 2U)
#define	PA20_LPTIM2_IN   SF32LB_PINMUX(PA, 20U, 5U, 0x74U, 0U)
#define	PA20_LPTIM2_OUT   SF32LB_PINMUX(PA, 20U, 5U, 0x74U, 1U)
#define	PA20_LPTIM2_ETR   SF32LB_PINMUX(PA, 20U, 5U, 0x74U, 2U)
#define	PA20_ATIM1_CH1   SF32LB_PINMUX(PA, 20U, 5U, 0x78U, 0U)
#define	PA20_ATIM1_CH2   SF32LB_PINMUX(PA, 20U, 5U, 0x78U, 1U)
#define	PA20_ATIM1_CH3   SF32LB_PINMUX(PA, 20U, 5U, 0x78U, 2U)
#define	PA20_ATIM1_CH4   SF32LB_PINMUX(PA, 20U, 5U, 0x78U, 3U)
#define	PA20_ATIM1_CH1N   SF32LB_PINMUX(PA, 20U, 5U, 0x7CU, 0U)
#define	PA20_ATIM1_CH2N   SF32LB_PINMUX(PA, 20U, 5U, 0x7CU, 1U)
#define	PA20_ATIM1_CH3N   SF32LB_PINMUX(PA, 20U, 5U, 0x7CU, 2U)
#define	PA20_ATIM1_BK   SF32LB_PINMUX(PA, 20U, 5U, 0x80U, 0U)
#define	PA20_ATIM1_BK2   SF32LB_PINMUX(PA, 20U, 5U, 0x80U, 1U)
#define	PA20_ATIM1_ETR   SF32LB_PINMUX(PA, 20U, 5U, 0x80U, 2U)
#define	PA21_GPIO   SF32LB_PINMUX(PA, 21U, 0U, 0U, 0U)
#define	PA21_I2C1_SDA   SF32LB_PINMUX(PA, 21U, 4U, 0x48U, 1U)
#define	PA21_I2C1_SCL   SF32LB_PINMUX(PA, 21U, 4U, 0x48U, 0U)
#define	PA21_I2C2_SDA   SF32LB_PINMUX(PA, 21U, 4U, 0x4CU, 1U)
#define	PA21_I2C2_SCL   SF32LB_PINMUX(PA, 21U, 4U, 0x4CU, 0U)
#define	PA21_I2C3_SDA   SF32LB_PINMUX(PA, 21U, 4U, 0x50U, 1U)
#define	PA21_I2C3_SCL   SF32LB_PINMUX(PA, 21U, 4U, 0x50U, 0U)
#define	PA21_I2C4_SDA   SF32LB_PINMUX(PA, 21U, 4U, 0x54U, 1U)
#define	PA21_I2C4_SCL   SF32LB_PINMUX(PA, 21U, 4U, 0x54U, 0U)
#define	PA21_USART1_CTS   SF32LB_PINMUX(PA, 21U, 4U, 0x58U, 3U)
#define	PA21_USART1_RTS   SF32LB_PINMUX(PA, 21U, 4U, 0x58U, 2U)
#define	PA21_USART1_RXD   SF32LB_PINMUX(PA, 21U, 4U, 0x58U, 1U)
#define	PA21_USART1_TXD   SF32LB_PINMUX(PA, 21U, 4U, 0x58U, 0U)
#define	PA21_USART2_CTS   SF32LB_PINMUX(PA, 21U, 4U, 0x5CU, 3U)
#define	PA21_USART2_RTS   SF32LB_PINMUX(PA, 21U, 4U, 0x5CU, 2U)
#define	PA21_USART2_RXD   SF32LB_PINMUX(PA, 21U, 4U, 0x5CU, 1U)
#define	PA21_USART2_TXD   SF32LB_PINMUX(PA, 21U, 4U, 0x5CU, 0U)
#define	PA21_USART3_CTS   SF32LB_PINMUX(PA, 21U, 4U, 0x60U, 3U)
#define	PA21_USART3_RTS   SF32LB_PINMUX(PA, 21U, 4U, 0x60U, 2U)
#define	PA21_USART3_RXD   SF32LB_PINMUX(PA, 21U, 4U, 0x60U, 1U)
#define	PA21_USART3_TXD   SF32LB_PINMUX(PA, 21U, 4U, 0x60U, 0U)
#define	PA21_GPTIM1_CH1   SF32LB_PINMUX(PA, 21U, 5U, 0x64U, 0U)
#define	PA21_GPTIM1_CH2   SF32LB_PINMUX(PA, 21U, 5U, 0x64U, 1U)
#define	PA21_GPTIM1_CH3   SF32LB_PINMUX(PA, 21U, 5U, 0x64U, 2U)
#define	PA21_GPTIM1_CH4   SF32LB_PINMUX(PA, 21U, 5U, 0x64U, 3U)
#define	PA21_GPTIM2_CH1   SF32LB_PINMUX(PA, 21U, 5U, 0x68U, 0U)
#define	PA21_GPTIM2_CH2   SF32LB_PINMUX(PA, 21U, 5U, 0x68U, 1U)
#define	PA21_GPTIM2_CH3   SF32LB_PINMUX(PA, 21U, 5U, 0x68U, 2U)
#define	PA21_GPTIM2_CH4   SF32LB_PINMUX(PA, 21U, 5U, 0x68U, 3U)
#define	PA21_GPTIM1_ETR   SF32LB_PINMUX(PA, 21U, 5U, 0x6CU, 0U)
#define	PA21_GPTIM2_ETR   SF32LB_PINMUX(PA, 21U, 5U, 0x6CU, 1U)
#define	PA21_LPTIM1_IN   SF32LB_PINMUX(PA, 21U, 5U, 0x70U, 0U)
#define	PA21_LPTIM1_OUT   SF32LB_PINMUX(PA, 21U, 5U, 0x70U, 1U)
#define	PA21_LPTIM1_ETR   SF32LB_PINMUX(PA, 21U, 5U, 0x70U, 2U)
#define	PA21_LPTIM2_IN   SF32LB_PINMUX(PA, 21U, 5U, 0x74U, 0U)
#define	PA21_LPTIM2_OUT   SF32LB_PINMUX(PA, 21U, 5U, 0x74U, 1U)
#define	PA21_LPTIM2_ETR   SF32LB_PINMUX(PA, 21U, 5U, 0x74U, 2U)
#define	PA21_ATIM1_CH1   SF32LB_PINMUX(PA, 21U, 5U, 0x78U, 0U)
#define	PA21_ATIM1_CH2   SF32LB_PINMUX(PA, 21U, 5U, 0x78U, 1U)
#define	PA21_ATIM1_CH3   SF32LB_PINMUX(PA, 21U, 5U, 0x78U, 2U)
#define	PA21_ATIM1_CH4   SF32LB_PINMUX(PA, 21U, 5U, 0x78U, 3U)
#define	PA21_ATIM1_CH1N   SF32LB_PINMUX(PA, 21U, 5U, 0x7CU, 0U)
#define	PA21_ATIM1_CH2N   SF32LB_PINMUX(PA, 21U, 5U, 0x7CU, 1U)
#define	PA21_ATIM1_CH3N   SF32LB_PINMUX(PA, 21U, 5U, 0x7CU, 2U)
#define	PA21_ATIM1_BK   SF32LB_PINMUX(PA, 21U, 5U, 0x80U, 0U)
#define	PA21_ATIM1_BK2   SF32LB_PINMUX(PA, 21U, 5U, 0x80U, 1U)
#define	PA21_ATIM1_ETR   SF32LB_PINMUX(PA, 21U, 5U, 0x80U, 2U)
#define	PA22_GPIO   SF32LB_PINMUX(PA, 22U, 0U, 0U, 0U)
#define	PA22_PDM1_CLK   SF32LB_PINMUX(PA, 22U, 3U, 0U, 0U)
#define	PA22_I2C1_SDA   SF32LB_PINMUX(PA, 22U, 4U, 0x48U, 1U)
#define	PA22_I2C1_SCL   SF32LB_PINMUX(PA, 22U, 4U, 0x48U, 0U)
#define	PA22_I2C2_SDA   SF32LB_PINMUX(PA, 22U, 4U, 0x4CU, 1U)
#define	PA22_I2C2_SCL   SF32LB_PINMUX(PA, 22U, 4U, 0x4CU, 0U)
#define	PA22_I2C3_SDA   SF32LB_PINMUX(PA, 22U, 4U, 0x50U, 1U)
#define	PA22_I2C3_SCL   SF32LB_PINMUX(PA, 22U, 4U, 0x50U, 0U)
#define	PA22_I2C4_SDA   SF32LB_PINMUX(PA, 22U, 4U, 0x54U, 1U)
#define	PA22_I2C4_SCL   SF32LB_PINMUX(PA, 22U, 4U, 0x54U, 0U)
#define	PA22_USART1_CTS   SF32LB_PINMUX(PA, 22U, 4U, 0x58U, 3U)
#define	PA22_USART1_RTS   SF32LB_PINMUX(PA, 22U, 4U, 0x58U, 2U)
#define	PA22_USART1_RXD   SF32LB_PINMUX(PA, 22U, 4U, 0x58U, 1U)
#define	PA22_USART1_TXD   SF32LB_PINMUX(PA, 22U, 4U, 0x58U, 0U)
#define	PA22_USART2_CTS   SF32LB_PINMUX(PA, 22U, 4U, 0x5CU, 3U)
#define	PA22_USART2_RTS   SF32LB_PINMUX(PA, 22U, 4U, 0x5CU, 2U)
#define	PA22_USART2_RXD   SF32LB_PINMUX(PA, 22U, 4U, 0x5CU, 1U)
#define	PA22_USART2_TXD   SF32LB_PINMUX(PA, 22U, 4U, 0x5CU, 0U)
#define	PA22_USART3_CTS   SF32LB_PINMUX(PA, 22U, 4U, 0x60U, 3U)
#define	PA22_USART3_RTS   SF32LB_PINMUX(PA, 22U, 4U, 0x60U, 2U)
#define	PA22_USART3_RXD   SF32LB_PINMUX(PA, 22U, 4U, 0x60U, 1U)
#define	PA22_USART3_TXD   SF32LB_PINMUX(PA, 22U, 4U, 0x60U, 0U)
#define	PA22_GPTIM1_CH1   SF32LB_PINMUX(PA, 22U, 5U, 0x64U, 0U)
#define	PA22_GPTIM1_CH2   SF32LB_PINMUX(PA, 22U, 5U, 0x64U, 1U)
#define	PA22_GPTIM1_CH3   SF32LB_PINMUX(PA, 22U, 5U, 0x64U, 2U)
#define	PA22_GPTIM1_CH4   SF32LB_PINMUX(PA, 22U, 5U, 0x64U, 3U)
#define	PA22_GPTIM2_CH1   SF32LB_PINMUX(PA, 22U, 5U, 0x68U, 0U)
#define	PA22_GPTIM2_CH2   SF32LB_PINMUX(PA, 22U, 5U, 0x68U, 1U)
#define	PA22_GPTIM2_CH3   SF32LB_PINMUX(PA, 22U, 5U, 0x68U, 2U)
#define	PA22_GPTIM2_CH4   SF32LB_PINMUX(PA, 22U, 5U, 0x68U, 3U)
#define	PA22_GPTIM1_ETR   SF32LB_PINMUX(PA, 22U, 5U, 0x6CU, 0U)
#define	PA22_GPTIM2_ETR   SF32LB_PINMUX(PA, 22U, 5U, 0x6CU, 1U)
#define	PA22_LPTIM1_IN   SF32LB_PINMUX(PA, 22U, 5U, 0x70U, 0U)
#define	PA22_LPTIM1_OUT   SF32LB_PINMUX(PA, 22U, 5U, 0x70U, 1U)
#define	PA22_LPTIM1_ETR   SF32LB_PINMUX(PA, 22U, 5U, 0x70U, 2U)
#define	PA22_LPTIM2_IN   SF32LB_PINMUX(PA, 22U, 5U, 0x74U, 0U)
#define	PA22_LPTIM2_OUT   SF32LB_PINMUX(PA, 22U, 5U, 0x74U, 1U)
#define	PA22_LPTIM2_ETR   SF32LB_PINMUX(PA, 22U, 5U, 0x74U, 2U)
#define	PA22_ATIM1_CH1   SF32LB_PINMUX(PA, 22U, 5U, 0x78U, 0U)
#define	PA22_ATIM1_CH2   SF32LB_PINMUX(PA, 22U, 5U, 0x78U, 1U)
#define	PA22_ATIM1_CH3   SF32LB_PINMUX(PA, 22U, 5U, 0x78U, 2U)
#define	PA22_ATIM1_CH4   SF32LB_PINMUX(PA, 22U, 5U, 0x78U, 3U)
#define	PA22_ATIM1_CH1N   SF32LB_PINMUX(PA, 22U, 5U, 0x7CU, 0U)
#define	PA22_ATIM1_CH2N   SF32LB_PINMUX(PA, 22U, 5U, 0x7CU, 1U)
#define	PA22_ATIM1_CH3N   SF32LB_PINMUX(PA, 22U, 5U, 0x7CU, 2U)
#define	PA22_ATIM1_BK   SF32LB_PINMUX(PA, 22U, 5U, 0x80U, 0U)
#define	PA22_ATIM1_BK2   SF32LB_PINMUX(PA, 22U, 5U, 0x80U, 1U)
#define	PA22_ATIM1_ETR   SF32LB_PINMUX(PA, 22U, 5U, 0x80U, 2U)
#define	PA22_XTAL32K_XI   SF32LB_PINMUX(PA, 22U, 8U, 0U, 0U)
#define	PA23_GPIO   SF32LB_PINMUX(PA, 23U, 0U, 0U, 0U)
#define	PA23_PDM1_DATA   SF32LB_PINMUX(PA, 23U, 3U, 0U, 0U)
#define	PA23_I2C1_SDA   SF32LB_PINMUX(PA, 23U, 4U, 0x48U, 1U)
#define	PA23_I2C1_SCL   SF32LB_PINMUX(PA, 23U, 4U, 0x48U, 0U)
#define	PA23_I2C2_SDA   SF32LB_PINMUX(PA, 23U, 4U, 0x4CU, 1U)
#define	PA23_I2C2_SCL   SF32LB_PINMUX(PA, 23U, 4U, 0x4CU, 0U)
#define	PA23_I2C3_SDA   SF32LB_PINMUX(PA, 23U, 4U, 0x50U, 1U)
#define	PA23_I2C3_SCL   SF32LB_PINMUX(PA, 23U, 4U, 0x50U, 0U)
#define	PA23_I2C4_SDA   SF32LB_PINMUX(PA, 23U, 4U, 0x54U, 1U)
#define	PA23_I2C4_SCL   SF32LB_PINMUX(PA, 23U, 4U, 0x54U, 0U)
#define	PA23_USART1_CTS   SF32LB_PINMUX(PA, 23U, 4U, 0x58U, 3U)
#define	PA23_USART1_RTS   SF32LB_PINMUX(PA, 23U, 4U, 0x58U, 2U)
#define	PA23_USART1_RXD   SF32LB_PINMUX(PA, 23U, 4U, 0x58U, 1U)
#define	PA23_USART1_TXD   SF32LB_PINMUX(PA, 23U, 4U, 0x58U, 0U)
#define	PA23_USART2_CTS   SF32LB_PINMUX(PA, 23U, 4U, 0x5CU, 3U)
#define	PA23_USART2_RTS   SF32LB_PINMUX(PA, 23U, 4U, 0x5CU, 2U)
#define	PA23_USART2_RXD   SF32LB_PINMUX(PA, 23U, 4U, 0x5CU, 1U)
#define	PA23_USART2_TXD   SF32LB_PINMUX(PA, 23U, 4U, 0x5CU, 0U)
#define	PA23_USART3_CTS   SF32LB_PINMUX(PA, 23U, 4U, 0x60U, 3U)
#define	PA23_USART3_RTS   SF32LB_PINMUX(PA, 23U, 4U, 0x60U, 2U)
#define	PA23_USART3_RXD   SF32LB_PINMUX(PA, 23U, 4U, 0x60U, 1U)
#define	PA23_USART3_TXD   SF32LB_PINMUX(PA, 23U, 4U, 0x60U, 0U)
#define	PA23_GPTIM1_CH1   SF32LB_PINMUX(PA, 23U, 5U, 0x64U, 0U)
#define	PA23_GPTIM1_CH2   SF32LB_PINMUX(PA, 23U, 5U, 0x64U, 1U)
#define	PA23_GPTIM1_CH3   SF32LB_PINMUX(PA, 23U, 5U, 0x64U, 2U)
#define	PA23_GPTIM1_CH4   SF32LB_PINMUX(PA, 23U, 5U, 0x64U, 3U)
#define	PA23_GPTIM2_CH1   SF32LB_PINMUX(PA, 23U, 5U, 0x68U, 0U)
#define	PA23_GPTIM2_CH2   SF32LB_PINMUX(PA, 23U, 5U, 0x68U, 1U)
#define	PA23_GPTIM2_CH3   SF32LB_PINMUX(PA, 23U, 5U, 0x68U, 2U)
#define	PA23_GPTIM2_CH4   SF32LB_PINMUX(PA, 23U, 5U, 0x68U, 3U)
#define	PA23_GPTIM1_ETR   SF32LB_PINMUX(PA, 23U, 5U, 0x6CU, 0U)
#define	PA23_GPTIM2_ETR   SF32LB_PINMUX(PA, 23U, 5U, 0x6CU, 1U)
#define	PA23_LPTIM1_IN   SF32LB_PINMUX(PA, 23U, 5U, 0x70U, 0U)
#define	PA23_LPTIM1_OUT   SF32LB_PINMUX(PA, 23U, 5U, 0x70U, 1U)
#define	PA23_LPTIM1_ETR   SF32LB_PINMUX(PA, 23U, 5U, 0x70U, 2U)
#define	PA23_LPTIM2_IN   SF32LB_PINMUX(PA, 23U, 5U, 0x74U, 0U)
#define	PA23_LPTIM2_OUT   SF32LB_PINMUX(PA, 23U, 5U, 0x74U, 1U)
#define	PA23_LPTIM2_ETR   SF32LB_PINMUX(PA, 23U, 5U, 0x74U, 2U)
#define	PA23_ATIM1_CH1   SF32LB_PINMUX(PA, 23U, 5U, 0x78U, 0U)
#define	PA23_ATIM1_CH2   SF32LB_PINMUX(PA, 23U, 5U, 0x78U, 1U)
#define	PA23_ATIM1_CH3   SF32LB_PINMUX(PA, 23U, 5U, 0x78U, 2U)
#define	PA23_ATIM1_CH4   SF32LB_PINMUX(PA, 23U, 5U, 0x78U, 3U)
#define	PA23_ATIM1_CH1N   SF32LB_PINMUX(PA, 23U, 5U, 0x7CU, 0U)
#define	PA23_ATIM1_CH2N   SF32LB_PINMUX(PA, 23U, 5U, 0x7CU, 1U)
#define	PA23_ATIM1_CH3N   SF32LB_PINMUX(PA, 23U, 5U, 0x7CU, 2U)
#define	PA23_ATIM1_BK   SF32LB_PINMUX(PA, 23U, 5U, 0x80U, 0U)
#define	PA23_ATIM1_BK2   SF32LB_PINMUX(PA, 23U, 5U, 0x80U, 1U)
#define	PA23_ATIM1_ETR   SF32LB_PINMUX(PA, 23U, 5U, 0x80U, 2U)
#define	PA23_XTAL32K_XO   SF32LB_PINMUX(PA, 23U, 8U, 0U, 0U)
#define	PA24_GPIO   SF32LB_PINMUX(PA, 24U, 0U, 0U, 0U)
#define	PA24_SPI1_DIO   SF32LB_PINMUX(PA, 24U, 2U, 0U, 0U)
#define	PA24_I2S1_MCLK   SF32LB_PINMUX(PA, 24U, 3U, 0U, 0U)
#define	PA24_I2C1_SDA   SF32LB_PINMUX(PA, 24U, 4U, 0x48U, 1U)
#define	PA24_I2C1_SCL   SF32LB_PINMUX(PA, 24U, 4U, 0x48U, 0U)
#define	PA24_I2C2_SDA   SF32LB_PINMUX(PA, 24U, 4U, 0x4CU, 1U)
#define	PA24_I2C2_SCL   SF32LB_PINMUX(PA, 24U, 4U, 0x4CU, 0U)
#define	PA24_I2C3_SDA   SF32LB_PINMUX(PA, 24U, 4U, 0x50U, 1U)
#define	PA24_I2C3_SCL   SF32LB_PINMUX(PA, 24U, 4U, 0x50U, 0U)
#define	PA24_I2C4_SDA   SF32LB_PINMUX(PA, 24U, 4U, 0x54U, 1U)
#define	PA24_I2C4_SCL   SF32LB_PINMUX(PA, 24U, 4U, 0x54U, 0U)
#define	PA24_USART1_CTS   SF32LB_PINMUX(PA, 24U, 4U, 0x58U, 3U)
#define	PA24_USART1_RTS   SF32LB_PINMUX(PA, 24U, 4U, 0x58U, 2U)
#define	PA24_USART1_RXD   SF32LB_PINMUX(PA, 24U, 4U, 0x58U, 1U)
#define	PA24_USART1_TXD   SF32LB_PINMUX(PA, 24U, 4U, 0x58U, 0U)
#define	PA24_USART2_CTS   SF32LB_PINMUX(PA, 24U, 4U, 0x5CU, 3U)
#define	PA24_USART2_RTS   SF32LB_PINMUX(PA, 24U, 4U, 0x5CU, 2U)
#define	PA24_USART2_RXD   SF32LB_PINMUX(PA, 24U, 4U, 0x5CU, 1U)
#define	PA24_USART2_TXD   SF32LB_PINMUX(PA, 24U, 4U, 0x5CU, 0U)
#define	PA24_USART3_CTS   SF32LB_PINMUX(PA, 24U, 4U, 0x60U, 3U)
#define	PA24_USART3_RTS   SF32LB_PINMUX(PA, 24U, 4U, 0x60U, 2U)
#define	PA24_USART3_RXD   SF32LB_PINMUX(PA, 24U, 4U, 0x60U, 1U)
#define	PA24_USART3_TXD   SF32LB_PINMUX(PA, 24U, 4U, 0x60U, 0U)
#define	PA24_GPTIM1_CH1   SF32LB_PINMUX(PA, 24U, 5U, 0x64U, 0U)
#define	PA24_GPTIM1_CH2   SF32LB_PINMUX(PA, 24U, 5U, 0x64U, 1U)
#define	PA24_GPTIM1_CH3   SF32LB_PINMUX(PA, 24U, 5U, 0x64U, 2U)
#define	PA24_GPTIM1_CH4   SF32LB_PINMUX(PA, 24U, 5U, 0x64U, 3U)
#define	PA24_GPTIM2_CH1   SF32LB_PINMUX(PA, 24U, 5U, 0x68U, 0U)
#define	PA24_GPTIM2_CH2   SF32LB_PINMUX(PA, 24U, 5U, 0x68U, 1U)
#define	PA24_GPTIM2_CH3   SF32LB_PINMUX(PA, 24U, 5U, 0x68U, 2U)
#define	PA24_GPTIM2_CH4   SF32LB_PINMUX(PA, 24U, 5U, 0x68U, 3U)
#define	PA24_GPTIM1_ETR   SF32LB_PINMUX(PA, 24U, 5U, 0x6CU, 0U)
#define	PA24_GPTIM2_ETR   SF32LB_PINMUX(PA, 24U, 5U, 0x6CU, 1U)
#define	PA24_LPTIM1_IN   SF32LB_PINMUX(PA, 24U, 5U, 0x70U, 0U)
#define	PA24_LPTIM1_OUT   SF32LB_PINMUX(PA, 24U, 5U, 0x70U, 1U)
#define	PA24_LPTIM1_ETR   SF32LB_PINMUX(PA, 24U, 5U, 0x70U, 2U)
#define	PA24_LPTIM2_IN   SF32LB_PINMUX(PA, 24U, 5U, 0x74U, 0U)
#define	PA24_LPTIM2_OUT   SF32LB_PINMUX(PA, 24U, 5U, 0x74U, 1U)
#define	PA24_LPTIM2_ETR   SF32LB_PINMUX(PA, 24U, 5U, 0x74U, 2U)
#define	PA24_ATIM1_CH1   SF32LB_PINMUX(PA, 24U, 5U, 0x78U, 0U)
#define	PA24_ATIM1_CH2   SF32LB_PINMUX(PA, 24U, 5U, 0x78U, 1U)
#define	PA24_ATIM1_CH3   SF32LB_PINMUX(PA, 24U, 5U, 0x78U, 2U)
#define	PA24_ATIM1_CH4   SF32LB_PINMUX(PA, 24U, 5U, 0x78U, 3U)
#define	PA24_ATIM1_CH1N   SF32LB_PINMUX(PA, 24U, 5U, 0x7CU, 0U)
#define	PA24_ATIM1_CH2N   SF32LB_PINMUX(PA, 24U, 5U, 0x7CU, 1U)
#define	PA24_ATIM1_CH3N   SF32LB_PINMUX(PA, 24U, 5U, 0x7CU, 2U)
#define	PA24_ATIM1_BK   SF32LB_PINMUX(PA, 24U, 5U, 0x80U, 0U)
#define	PA24_ATIM1_BK2   SF32LB_PINMUX(PA, 24U, 5U, 0x80U, 1U)
#define	PA24_ATIM1_ETR   SF32LB_PINMUX(PA, 24U, 5U, 0x80U, 2U)
#define	PA24_WKUP_PIN0   SF32LB_PINMUX(PA, 24U, 8U, 0U, 0U)
#define	PA25_GPIO   SF32LB_PINMUX(PA, 25U, 0U, 0U, 0U)
#define	PA25_SPI1_DI   SF32LB_PINMUX(PA, 25U, 2U, 0U, 0U)
#define	PA25_I2S1_SDO   SF32LB_PINMUX(PA, 25U, 3U, 0U, 0U)
#define	PA25_I2C1_SDA   SF32LB_PINMUX(PA, 25U, 4U, 0x48U, 1U)
#define	PA25_I2C1_SCL   SF32LB_PINMUX(PA, 25U, 4U, 0x48U, 0U)
#define	PA25_I2C2_SDA   SF32LB_PINMUX(PA, 25U, 4U, 0x4CU, 1U)
#define	PA25_I2C2_SCL   SF32LB_PINMUX(PA, 25U, 4U, 0x4CU, 0U)
#define	PA25_I2C3_SDA   SF32LB_PINMUX(PA, 25U, 4U, 0x50U, 1U)
#define	PA25_I2C3_SCL   SF32LB_PINMUX(PA, 25U, 4U, 0x50U, 0U)
#define	PA25_I2C4_SDA   SF32LB_PINMUX(PA, 25U, 4U, 0x54U, 1U)
#define	PA25_I2C4_SCL   SF32LB_PINMUX(PA, 25U, 4U, 0x54U, 0U)
#define	PA25_USART1_CTS   SF32LB_PINMUX(PA, 25U, 4U, 0x58U, 3U)
#define	PA25_USART1_RTS   SF32LB_PINMUX(PA, 25U, 4U, 0x58U, 2U)
#define	PA25_USART1_RXD   SF32LB_PINMUX(PA, 25U, 4U, 0x58U, 1U)
#define	PA25_USART1_TXD   SF32LB_PINMUX(PA, 25U, 4U, 0x58U, 0U)
#define	PA25_USART2_CTS   SF32LB_PINMUX(PA, 25U, 4U, 0x5CU, 3U)
#define	PA25_USART2_RTS   SF32LB_PINMUX(PA, 25U, 4U, 0x5CU, 2U)
#define	PA25_USART2_RXD   SF32LB_PINMUX(PA, 25U, 4U, 0x5CU, 1U)
#define	PA25_USART2_TXD   SF32LB_PINMUX(PA, 25U, 4U, 0x5CU, 0U)
#define	PA25_USART3_CTS   SF32LB_PINMUX(PA, 25U, 4U, 0x60U, 3U)
#define	PA25_USART3_RTS   SF32LB_PINMUX(PA, 25U, 4U, 0x60U, 2U)
#define	PA25_USART3_RXD   SF32LB_PINMUX(PA, 25U, 4U, 0x60U, 1U)
#define	PA25_USART3_TXD   SF32LB_PINMUX(PA, 25U, 4U, 0x60U, 0U)
#define	PA25_GPTIM1_CH1   SF32LB_PINMUX(PA, 25U, 5U, 0x64U, 0U)
#define	PA25_GPTIM1_CH2   SF32LB_PINMUX(PA, 25U, 5U, 0x64U, 1U)
#define	PA25_GPTIM1_CH3   SF32LB_PINMUX(PA, 25U, 5U, 0x64U, 2U)
#define	PA25_GPTIM1_CH4   SF32LB_PINMUX(PA, 25U, 5U, 0x64U, 3U)
#define	PA25_GPTIM2_CH1   SF32LB_PINMUX(PA, 25U, 5U, 0x68U, 0U)
#define	PA25_GPTIM2_CH2   SF32LB_PINMUX(PA, 25U, 5U, 0x68U, 1U)
#define	PA25_GPTIM2_CH3   SF32LB_PINMUX(PA, 25U, 5U, 0x68U, 2U)
#define	PA25_GPTIM2_CH4   SF32LB_PINMUX(PA, 25U, 5U, 0x68U, 3U)
#define	PA25_GPTIM1_ETR   SF32LB_PINMUX(PA, 25U, 5U, 0x6CU, 0U)
#define	PA25_GPTIM2_ETR   SF32LB_PINMUX(PA, 25U, 5U, 0x6CU, 1U)
#define	PA25_LPTIM1_IN   SF32LB_PINMUX(PA, 25U, 5U, 0x70U, 0U)
#define	PA25_LPTIM1_OUT   SF32LB_PINMUX(PA, 25U, 5U, 0x70U, 1U)
#define	PA25_LPTIM1_ETR   SF32LB_PINMUX(PA, 25U, 5U, 0x70U, 2U)
#define	PA25_LPTIM2_IN   SF32LB_PINMUX(PA, 25U, 5U, 0x74U, 0U)
#define	PA25_LPTIM2_OUT   SF32LB_PINMUX(PA, 25U, 5U, 0x74U, 1U)
#define	PA25_LPTIM2_ETR   SF32LB_PINMUX(PA, 25U, 5U, 0x74U, 2U)
#define	PA25_ATIM1_CH1   SF32LB_PINMUX(PA, 25U, 5U, 0x78U, 0U)
#define	PA25_ATIM1_CH2   SF32LB_PINMUX(PA, 25U, 5U, 0x78U, 1U)
#define	PA25_ATIM1_CH3   SF32LB_PINMUX(PA, 25U, 5U, 0x78U, 2U)
#define	PA25_ATIM1_CH4   SF32LB_PINMUX(PA, 25U, 5U, 0x78U, 3U)
#define	PA25_ATIM1_CH1N   SF32LB_PINMUX(PA, 25U, 5U, 0x7CU, 0U)
#define	PA25_ATIM1_CH2N   SF32LB_PINMUX(PA, 25U, 5U, 0x7CU, 1U)
#define	PA25_ATIM1_CH3N   SF32LB_PINMUX(PA, 25U, 5U, 0x7CU, 2U)
#define	PA25_ATIM1_BK   SF32LB_PINMUX(PA, 25U, 5U, 0x80U, 0U)
#define	PA25_ATIM1_BK2   SF32LB_PINMUX(PA, 25U, 5U, 0x80U, 1U)
#define	PA25_ATIM1_ETR   SF32LB_PINMUX(PA, 25U, 5U, 0x80U, 2U)
#define	PA25_XTAL32K_EXT   SF32LB_PINMUX(PA, 25U, 7U, 0U, 0U)
#define	PA25_WKUP_PIN1   SF32LB_PINMUX(PA, 25U, 8U, 0U, 0U)
#define	PA26_GPIO   SF32LB_PINMUX(PA, 26U, 0U, 0U, 0U)
#define	PA26_I2C1_SDA   SF32LB_PINMUX(PA, 26U, 4U, 0x48U, 1U)
#define	PA26_I2C1_SCL   SF32LB_PINMUX(PA, 26U, 4U, 0x48U, 0U)
#define	PA26_I2C2_SDA   SF32LB_PINMUX(PA, 26U, 4U, 0x4CU, 1U)
#define	PA26_I2C2_SCL   SF32LB_PINMUX(PA, 26U, 4U, 0x4CU, 0U)
#define	PA26_I2C3_SDA   SF32LB_PINMUX(PA, 26U, 4U, 0x50U, 1U)
#define	PA26_I2C3_SCL   SF32LB_PINMUX(PA, 26U, 4U, 0x50U, 0U)
#define	PA26_I2C4_SDA   SF32LB_PINMUX(PA, 26U, 4U, 0x54U, 1U)
#define	PA26_I2C4_SCL   SF32LB_PINMUX(PA, 26U, 4U, 0x54U, 0U)
#define	PA26_USART1_CTS   SF32LB_PINMUX(PA, 26U, 4U, 0x58U, 3U)
#define	PA26_USART1_RTS   SF32LB_PINMUX(PA, 26U, 4U, 0x58U, 2U)
#define	PA26_USART1_RXD   SF32LB_PINMUX(PA, 26U, 4U, 0x58U, 1U)
#define	PA26_USART1_TXD   SF32LB_PINMUX(PA, 26U, 4U, 0x58U, 0U)
#define	PA26_USART2_CTS   SF32LB_PINMUX(PA, 26U, 4U, 0x5CU, 3U)
#define	PA26_USART2_RTS   SF32LB_PINMUX(PA, 26U, 4U, 0x5CU, 2U)
#define	PA26_USART2_RXD   SF32LB_PINMUX(PA, 26U, 4U, 0x5CU, 1U)
#define	PA26_USART2_TXD   SF32LB_PINMUX(PA, 26U, 4U, 0x5CU, 0U)
#define	PA26_USART3_CTS   SF32LB_PINMUX(PA, 26U, 4U, 0x60U, 3U)
#define	PA26_USART3_RTS   SF32LB_PINMUX(PA, 26U, 4U, 0x60U, 2U)
#define	PA26_USART3_RXD   SF32LB_PINMUX(PA, 26U, 4U, 0x60U, 1U)
#define	PA26_USART3_TXD   SF32LB_PINMUX(PA, 26U, 4U, 0x60U, 0U)
#define	PA26_GPTIM1_CH1   SF32LB_PINMUX(PA, 26U, 5U, 0x64U, 0U)
#define	PA26_GPTIM1_CH2   SF32LB_PINMUX(PA, 26U, 5U, 0x64U, 1U)
#define	PA26_GPTIM1_CH3   SF32LB_PINMUX(PA, 26U, 5U, 0x64U, 2U)
#define	PA26_GPTIM1_CH4   SF32LB_PINMUX(PA, 26U, 5U, 0x64U, 3U)
#define	PA26_GPTIM2_CH1   SF32LB_PINMUX(PA, 26U, 5U, 0x68U, 0U)
#define	PA26_GPTIM2_CH2   SF32LB_PINMUX(PA, 26U, 5U, 0x68U, 1U)
#define	PA26_GPTIM2_CH3   SF32LB_PINMUX(PA, 26U, 5U, 0x68U, 2U)
#define	PA26_GPTIM2_CH4   SF32LB_PINMUX(PA, 26U, 5U, 0x68U, 3U)
#define	PA26_GPTIM1_ETR   SF32LB_PINMUX(PA, 26U, 5U, 0x6CU, 0U)
#define	PA26_GPTIM2_ETR   SF32LB_PINMUX(PA, 26U, 5U, 0x6CU, 1U)
#define	PA26_LPTIM1_IN   SF32LB_PINMUX(PA, 26U, 5U, 0x70U, 0U)
#define	PA26_LPTIM1_OUT   SF32LB_PINMUX(PA, 26U, 5U, 0x70U, 1U)
#define	PA26_LPTIM1_ETR   SF32LB_PINMUX(PA, 26U, 5U, 0x70U, 2U)
#define	PA26_LPTIM2_IN   SF32LB_PINMUX(PA, 26U, 5U, 0x74U, 0U)
#define	PA26_LPTIM2_OUT   SF32LB_PINMUX(PA, 26U, 5U, 0x74U, 1U)
#define	PA26_LPTIM2_ETR   SF32LB_PINMUX(PA, 26U, 5U, 0x74U, 2U)
#define	PA26_ATIM1_CH1   SF32LB_PINMUX(PA, 26U, 5U, 0x78U, 0U)
#define	PA26_ATIM1_CH2   SF32LB_PINMUX(PA, 26U, 5U, 0x78U, 1U)
#define	PA26_ATIM1_CH3   SF32LB_PINMUX(PA, 26U, 5U, 0x78U, 2U)
#define	PA26_ATIM1_CH4   SF32LB_PINMUX(PA, 26U, 5U, 0x78U, 3U)
#define	PA26_ATIM1_CH1N   SF32LB_PINMUX(PA, 26U, 5U, 0x7CU, 0U)
#define	PA26_ATIM1_CH2N   SF32LB_PINMUX(PA, 26U, 5U, 0x7CU, 1U)
#define	PA26_ATIM1_CH3N   SF32LB_PINMUX(PA, 26U, 5U, 0x7CU, 2U)
#define	PA26_ATIM1_BK   SF32LB_PINMUX(PA, 26U, 5U, 0x80U, 0U)
#define	PA26_ATIM1_BK2   SF32LB_PINMUX(PA, 26U, 5U, 0x80U, 1U)
#define	PA26_ATIM1_ETR   SF32LB_PINMUX(PA, 26U, 5U, 0x80U, 2U)
#define	PA26_WKUP_PIN2   SF32LB_PINMUX(PA, 26U, 8U, 0U, 0U)
#define	PA27_GPIO   SF32LB_PINMUX(PA, 27U, 0U, 0U, 0U)
#define	PA27_I2C1_SCL   SF32LB_PINMUX(PA, 27U, 4U, 0x48U, 0U)
#define	PA27_I2C1_SDA   SF32LB_PINMUX(PA, 27U, 4U, 0x48U, 1U)
#define	PA27_I2C2_SCL   SF32LB_PINMUX(PA, 27U, 4U, 0x4CU, 0U)
#define	PA27_I2C2_SDA   SF32LB_PINMUX(PA, 27U, 4U, 0x4CU, 1U)
#define	PA27_I2C3_SCL   SF32LB_PINMUX(PA, 27U, 4U, 0x50U, 0U)
#define	PA27_I2C3_SDA   SF32LB_PINMUX(PA, 27U, 4U, 0x50U, 1U)
#define	PA27_I2C4_SCL   SF32LB_PINMUX(PA, 27U, 4U, 0x54U, 0U)
#define	PA27_I2C4_SDA   SF32LB_PINMUX(PA, 27U, 4U, 0x54U, 1U)
#define	PA27_USART1_CTS   SF32LB_PINMUX(PA, 27U, 4U, 0x58U, 0U)
#define	PA27_USART1_RTS   SF32LB_PINMUX(PA, 27U, 4U, 0x58U, 1U)
#define	PA27_USART1_RXD   SF32LB_PINMUX(PA, 27U, 4U, 0x58U, 2U)
#define	PA27_USART1_TXD   SF32LB_PINMUX(PA, 27U, 4U, 0x58U, 3U)
#define	PA27_USART2_CTS   SF32LB_PINMUX(PA, 27U, 4U, 0x5CU, 0U)
#define	PA27_USART2_RTS   SF32LB_PINMUX(PA, 27U, 4U, 0x5CU, 1U)
#define	PA27_USART2_RXD   SF32LB_PINMUX(PA, 27U, 4U, 0x5CU, 2U)
#define	PA27_USART2_TXD   SF32LB_PINMUX(PA, 27U, 4U, 0x5CU, 3U)
#define	PA27_USART3_CTS   SF32LB_PINMUX(PA, 27U, 4U, 0x60U, 0U)
#define	PA27_USART3_RTS   SF32LB_PINMUX(PA, 27U, 4U, 0x60U, 1U)
#define	PA27_USART3_RXD   SF32LB_PINMUX(PA, 27U, 4U, 0x60U, 2U)
#define	PA27_USART3_TXD   SF32LB_PINMUX(PA, 27U, 4U, 0x60U, 3U)
#define	PA27_GPTIM1_CH1   SF32LB_PINMUX(PA, 27U, 5U, 0x64U, 0U)
#define	PA27_GPTIM1_CH2   SF32LB_PINMUX(PA, 27U, 5U, 0x64U, 1U)
#define	PA27_GPTIM1_CH3   SF32LB_PINMUX(PA, 27U, 5U, 0x64U, 2U)
#define	PA27_GPTIM1_CH4   SF32LB_PINMUX(PA, 27U, 5U, 0x64U, 3U)
#define	PA27_GPTIM2_CH1   SF32LB_PINMUX(PA, 27U, 5U, 0x68U, 0U)
#define	PA27_GPTIM2_CH2   SF32LB_PINMUX(PA, 27U, 5U, 0x68U, 1U)
#define	PA27_GPTIM2_CH3   SF32LB_PINMUX(PA, 27U, 5U, 0x68U, 2U)
#define	PA27_GPTIM2_CH4   SF32LB_PINMUX(PA, 27U, 5U, 0x68U, 3U)
#define	PA27_GPTIM1_ETR   SF32LB_PINMUX(PA, 27U, 5U, 0x6CU, 0U)
#define	PA27_GPTIM2_ETR   SF32LB_PINMUX(PA, 27U, 5U, 0x6CU, 1U)
#define	PA27_LPTIM1_IN   SF32LB_PINMUX(PA, 27U, 5U, 0x70U, 0U)
#define	PA27_LPTIM1_OUT   SF32LB_PINMUX(PA, 27U, 5U, 0x70U, 1U)
#define	PA27_LPTIM1_ETR   SF32LB_PINMUX(PA, 27U, 5U, 0x70U, 2U)
#define	PA27_LPTIM2_IN   SF32LB_PINMUX(PA, 27U, 5U, 0x74U, 0U)
#define	PA27_LPTIM2_OUT   SF32LB_PINMUX(PA, 27U, 5U, 0x74U, 1U)
#define	PA27_LPTIM2_ETR   SF32LB_PINMUX(PA, 27U, 5U, 0x74U, 2U)
#define	PA27_ATIM1_CH1   SF32LB_PINMUX(PA, 27U, 5U, 0x78U, 0U)
#define	PA27_ATIM1_CH2   SF32LB_PINMUX(PA, 27U, 5U, 0x78U, 1U)
#define	PA27_ATIM1_CH3   SF32LB_PINMUX(PA, 27U, 5U, 0x78U, 2U)
#define	PA27_ATIM1_CH4   SF32LB_PINMUX(PA, 27U, 5U, 0x78U, 3U)
#define	PA27_ATIM1_CH1N   SF32LB_PINMUX(PA, 27U, 5U, 0x7CU, 0U)
#define	PA27_ATIM1_CH2N   SF32LB_PINMUX(PA, 27U, 5U, 0x7CU, 1U)
#define	PA27_ATIM1_CH3N   SF32LB_PINMUX(PA, 27U, 5U, 0x7CU, 2U)
#define	PA27_ATIM1_BK   SF32LB_PINMUX(PA, 27U, 5U, 0x80U, 0U)
#define	PA27_ATIM1_BK2   SF32LB_PINMUX(PA, 27U, 5U, 0x80U, 1U)
#define	PA27_ATIM1_ETR   SF32LB_PINMUX(PA, 27U, 5U, 0x80U, 2U)
#define	PA27_WKUP_PIN3   SF32LB_PINMUX(PA, 27U, 8U, 0U, 0U)
#define	PA28_GPIO   SF32LB_PINMUX(PA, 28U, 0U, 0U, 0U)
#define	PA28_SPI1_CLK   SF32LB_PINMUX(PA, 28U, 2U, 0U, 0U)
#define	PA28_I2S1_SDI   SF32LB_PINMUX(PA, 28U, 3U, 0U, 0U)
#define	PA28_I2C1_SCL   SF32LB_PINMUX(PA, 28U, 4U, 0x48U, 0U)
#define	PA28_I2C1_SDA   SF32LB_PINMUX(PA, 28U, 4U, 0x48U, 1U)
#define	PA28_I2C2_SCL   SF32LB_PINMUX(PA, 28U, 4U, 0x4CU, 0U)
#define	PA28_I2C2_SDA   SF32LB_PINMUX(PA, 28U, 4U, 0x4CU, 1U)
#define	PA28_I2C3_SCL   SF32LB_PINMUX(PA, 28U, 4U, 0x50U, 0U)
#define	PA28_I2C3_SDA   SF32LB_PINMUX(PA, 28U, 4U, 0x50U, 1U)
#define	PA28_I2C4_SCL   SF32LB_PINMUX(PA, 28U, 4U, 0x54U, 0U)
#define	PA28_I2C4_SDA   SF32LB_PINMUX(PA, 28U, 4U, 0x54U, 1U)
#define	PA28_USART1_CTS   SF32LB_PINMUX(PA, 28U, 4U, 0x58U, 0U)
#define	PA28_USART1_RTS   SF32LB_PINMUX(PA, 28U, 4U, 0x58U, 1U)
#define	PA28_USART1_RXD   SF32LB_PINMUX(PA, 28U, 4U, 0x58U, 2U)
#define	PA28_USART1_TXD   SF32LB_PINMUX(PA, 28U, 4U, 0x58U, 3U)
#define	PA28_USART2_CTS   SF32LB_PINMUX(PA, 28U, 4U, 0x5CU, 0U)
#define	PA28_USART2_RTS   SF32LB_PINMUX(PA, 28U, 4U, 0x5CU, 1U)
#define	PA28_USART2_RXD   SF32LB_PINMUX(PA, 28U, 4U, 0x5CU, 2U)
#define	PA28_USART2_TXD   SF32LB_PINMUX(PA, 28U, 4U, 0x5CU, 3U)
#define	PA28_USART3_CTS   SF32LB_PINMUX(PA, 28U, 4U, 0x60U, 0U)
#define	PA28_USART3_RTS   SF32LB_PINMUX(PA, 28U, 4U, 0x60U, 1U)
#define	PA28_USART3_RXD   SF32LB_PINMUX(PA, 28U, 4U, 0x60U, 2U)
#define	PA28_USART3_TXD   SF32LB_PINMUX(PA, 28U, 4U, 0x60U, 3U)
#define	PA28_GPTIM1_CH1   SF32LB_PINMUX(PA, 28U, 5U, 0x64U, 0U)
#define	PA28_GPTIM1_CH2   SF32LB_PINMUX(PA, 28U, 5U, 0x64U, 1U)
#define	PA28_GPTIM1_CH3   SF32LB_PINMUX(PA, 28U, 5U, 0x64U, 2U)
#define	PA28_GPTIM1_CH4   SF32LB_PINMUX(PA, 28U, 5U, 0x64U, 3U)
#define	PA28_GPTIM2_CH1   SF32LB_PINMUX(PA, 28U, 5U, 0x68U, 0U)
#define	PA28_GPTIM2_CH2   SF32LB_PINMUX(PA, 28U, 5U, 0x68U, 1U)
#define	PA28_GPTIM2_CH3   SF32LB_PINMUX(PA, 28U, 5U, 0x68U, 2U)
#define	PA28_GPTIM2_CH4   SF32LB_PINMUX(PA, 28U, 5U, 0x68U, 3U)
#define	PA28_GPTIM1_ETR   SF32LB_PINMUX(PA, 28U, 5U, 0x6CU, 0U)
#define	PA28_GPTIM2_ETR   SF32LB_PINMUX(PA, 28U, 5U, 0x6CU, 1U)
#define	PA28_LPTIM1_IN   SF32LB_PINMUX(PA, 28U, 5U, 0x70U, 0U)
#define	PA28_LPTIM1_OUT   SF32LB_PINMUX(PA, 28U, 5U, 0x70U, 1U)
#define	PA28_LPTIM1_ETR   SF32LB_PINMUX(PA, 28U, 5U, 0x70U, 2U)
#define	PA28_LPTIM2_IN   SF32LB_PINMUX(PA, 28U, 5U, 0x74U, 0U)
#define	PA28_LPTIM2_OUT   SF32LB_PINMUX(PA, 28U, 5U, 0x74U, 1U)
#define	PA28_LPTIM2_ETR   SF32LB_PINMUX(PA, 28U, 5U, 0x74U, 2U)
#define	PA28_ATIM1_CH1   SF32LB_PINMUX(PA, 28U, 5U, 0x78U, 0U)
#define	PA28_ATIM1_CH2   SF32LB_PINMUX(PA, 28U, 5U, 0x78U, 1U)
#define	PA28_ATIM1_CH3   SF32LB_PINMUX(PA, 28U, 5U, 0x78U, 2U)
#define	PA28_ATIM1_CH4   SF32LB_PINMUX(PA, 28U, 5U, 0x78U, 3U)
#define	PA28_ATIM1_CH1N   SF32LB_PINMUX(PA, 28U, 5U, 0x7CU, 0U)
#define	PA28_ATIM1_CH2N   SF32LB_PINMUX(PA, 28U, 5U, 0x7CU, 1U)
#define	PA28_ATIM1_CH3N   SF32LB_PINMUX(PA, 28U, 5U, 0x7CU, 2U)
#define	PA28_ATIM1_BK   SF32LB_PINMUX(PA, 28U, 5U, 0x80U, 0U)
#define	PA28_ATIM1_BK2   SF32LB_PINMUX(PA, 28U, 5U, 0x80U, 1U)
#define	PA28_ATIM1_ETR   SF32LB_PINMUX(PA, 28U, 5U, 0x80U, 2U)
#define	PA28_GPADC_CH0   SF32LB_PINMUX(PA, 28U, 7U, 0U, 0U)
#define	PA29_GPIO   SF32LB_PINMUX(PA, 29U, 0U, 0U, 0U)
#define	PA29_SPI1_CS   SF32LB_PINMUX(PA, 29U, 2U, 0U, 0U)
#define	PA29_I2S1_BCK   SF32LB_PINMUX(PA, 29U, 3U, 0U, 0U)
#define	PA29_I2C1_SCL   SF32LB_PINMUX(PA, 29U, 4U, 0x48U, 0U)
#define	PA29_I2C1_SDA   SF32LB_PINMUX(PA, 29U, 4U, 0x48U, 1U)
#define	PA29_I2C2_SCL   SF32LB_PINMUX(PA, 29U, 4U, 0x4CU, 0U)
#define	PA29_I2C2_SDA   SF32LB_PINMUX(PA, 29U, 4U, 0x4CU, 1U)
#define	PA29_I2C3_SCL   SF32LB_PINMUX(PA, 29U, 4U, 0x50U, 0U)
#define	PA29_I2C3_SDA   SF32LB_PINMUX(PA, 29U, 4U, 0x50U, 1U)
#define	PA29_I2C4_SCL   SF32LB_PINMUX(PA, 29U, 4U, 0x54U, 0U)
#define	PA29_I2C4_SDA   SF32LB_PINMUX(PA, 29U, 4U, 0x54U, 1U)
#define	PA29_USART1_CTS   SF32LB_PINMUX(PA, 29U, 4U, 0x58U, 0U)
#define	PA29_USART1_RTS   SF32LB_PINMUX(PA, 29U, 4U, 0x58U, 1U)
#define	PA29_USART1_RXD   SF32LB_PINMUX(PA, 29U, 4U, 0x58U, 2U)
#define	PA29_USART1_TXD   SF32LB_PINMUX(PA, 29U, 4U, 0x58U, 3U)
#define	PA29_USART2_CTS   SF32LB_PINMUX(PA, 29U, 4U, 0x5CU, 0U)
#define	PA29_USART2_RTS   SF32LB_PINMUX(PA, 29U, 4U, 0x5CU, 1U)
#define	PA29_USART2_RXD   SF32LB_PINMUX(PA, 29U, 4U, 0x5CU, 2U)
#define	PA29_USART2_TXD   SF32LB_PINMUX(PA, 29U, 4U, 0x5CU, 3U)
#define	PA29_USART3_CTS   SF32LB_PINMUX(PA, 29U, 4U, 0x60U, 0U)
#define	PA29_USART3_RTS   SF32LB_PINMUX(PA, 29U, 4U, 0x60U, 1U)
#define	PA29_USART3_RXD   SF32LB_PINMUX(PA, 29U, 4U, 0x60U, 2U)
#define	PA29_USART3_TXD   SF32LB_PINMUX(PA, 29U, 4U, 0x60U, 3U)
#define	PA29_GPTIM1_CH1   SF32LB_PINMUX(PA, 29U, 5U, 0x64U, 0U)
#define	PA29_GPTIM1_CH2   SF32LB_PINMUX(PA, 29U, 5U, 0x64U, 1U)
#define	PA29_GPTIM1_CH3   SF32LB_PINMUX(PA, 29U, 5U, 0x64U, 2U)
#define	PA29_GPTIM1_CH4   SF32LB_PINMUX(PA, 29U, 5U, 0x64U, 3U)
#define	PA29_GPTIM2_CH1   SF32LB_PINMUX(PA, 29U, 5U, 0x68U, 0U)
#define	PA29_GPTIM2_CH2   SF32LB_PINMUX(PA, 29U, 5U, 0x68U, 1U)
#define	PA29_GPTIM2_CH3   SF32LB_PINMUX(PA, 29U, 5U, 0x68U, 2U)
#define	PA29_GPTIM2_CH4   SF32LB_PINMUX(PA, 29U, 5U, 0x68U, 3U)
#define	PA29_GPTIM1_ETR   SF32LB_PINMUX(PA, 29U, 5U, 0x6CU, 0U)
#define	PA29_GPTIM2_ETR   SF32LB_PINMUX(PA, 29U, 5U, 0x6CU, 1U)
#define	PA29_LPTIM1_IN   SF32LB_PINMUX(PA, 29U, 5U, 0x70U, 0U)
#define	PA29_LPTIM1_OUT   SF32LB_PINMUX(PA, 29U, 5U, 0x70U, 1U)
#define	PA29_LPTIM1_ETR   SF32LB_PINMUX(PA, 29U, 5U, 0x70U, 2U)
#define	PA29_LPTIM2_IN   SF32LB_PINMUX(PA, 29U, 5U, 0x74U, 0U)
#define	PA29_LPTIM2_OUT   SF32LB_PINMUX(PA, 29U, 5U, 0x74U, 1U)
#define	PA29_LPTIM2_ETR   SF32LB_PINMUX(PA, 29U, 5U, 0x74U, 2U)
#define	PA29_ATIM1_CH1   SF32LB_PINMUX(PA, 29U, 5U, 0x78U, 0U)
#define	PA29_ATIM1_CH2   SF32LB_PINMUX(PA, 29U, 5U, 0x78U, 1U)
#define	PA29_ATIM1_CH3   SF32LB_PINMUX(PA, 29U, 5U, 0x78U, 2U)
#define	PA29_ATIM1_CH4   SF32LB_PINMUX(PA, 29U, 5U, 0x78U, 3U)
#define	PA29_ATIM1_CH1N   SF32LB_PINMUX(PA, 29U, 5U, 0x7CU, 0U)
#define	PA29_ATIM1_CH2N   SF32LB_PINMUX(PA, 29U, 5U, 0x7CU, 1U)
#define	PA29_ATIM1_CH3N   SF32LB_PINMUX(PA, 29U, 5U, 0x7CU, 2U)
#define	PA29_ATIM1_BK   SF32LB_PINMUX(PA, 29U, 5U, 0x80U, 0U)
#define	PA29_ATIM1_BK2   SF32LB_PINMUX(PA, 29U, 5U, 0x80U, 1U)
#define	PA29_ATIM1_ETR   SF32LB_PINMUX(PA, 29U, 5U, 0x80U, 2U)
#define	PA29_GPADC_CH1   SF32LB_PINMUX(PA, 29U, 7U, 0U, 0U)
#define	PA30_GPIO   SF32LB_PINMUX(PA, 30U, 0U, 0U, 0U)
#define	PA30_EFUSE_PWR   SF32LB_PINMUX(PA, 30U, 2U, 0U, 0U)
#define	PA30_I2S1_LRCK   SF32LB_PINMUX(PA, 30U, 3U, 0U, 0U)
#define	PA30_I2C1_SCL   SF32LB_PINMUX(PA, 30U, 4U, 0x48U, 0U)
#define	PA30_I2C1_SDA   SF32LB_PINMUX(PA, 30U, 4U, 0x48U, 1U)
#define	PA30_I2C2_SCL   SF32LB_PINMUX(PA, 30U, 4U, 0x4CU, 0U)
#define	PA30_I2C2_SDA   SF32LB_PINMUX(PA, 30U, 4U, 0x4CU, 1U)
#define	PA30_I2C3_SCL   SF32LB_PINMUX(PA, 30U, 4U, 0x50U, 0U)
#define	PA30_I2C3_SDA   SF32LB_PINMUX(PA, 30U, 4U, 0x50U, 1U)
#define	PA30_I2C4_SCL   SF32LB_PINMUX(PA, 30U, 4U, 0x54U, 0U)
#define	PA30_I2C4_SDA   SF32LB_PINMUX(PA, 30U, 4U, 0x54U, 1U)
#define	PA30_USART1_CTS   SF32LB_PINMUX(PA, 30U, 4U, 0x58U, 0U)
#define	PA30_USART1_RTS   SF32LB_PINMUX(PA, 30U, 4U, 0x58U, 1U)
#define	PA30_USART1_RXD   SF32LB_PINMUX(PA, 30U, 4U, 0x58U, 2U)
#define	PA30_USART1_TXD   SF32LB_PINMUX(PA, 30U, 4U, 0x58U, 3U)
#define	PA30_USART2_CTS   SF32LB_PINMUX(PA, 30U, 4U, 0x5CU, 0U)
#define	PA30_USART2_RTS   SF32LB_PINMUX(PA, 30U, 4U, 0x5CU, 1U)
#define	PA30_USART2_RXD   SF32LB_PINMUX(PA, 30U, 4U, 0x5CU, 2U)
#define	PA30_USART2_TXD   SF32LB_PINMUX(PA, 30U, 4U, 0x5CU, 3U)
#define	PA30_USART3_CTS   SF32LB_PINMUX(PA, 30U, 4U, 0x60U, 0U)
#define	PA30_USART3_RTS   SF32LB_PINMUX(PA, 30U, 4U, 0x60U, 1U)
#define	PA30_USART3_RXD   SF32LB_PINMUX(PA, 30U, 4U, 0x60U, 2U)
#define	PA30_USART3_TXD   SF32LB_PINMUX(PA, 30U, 4U, 0x60U, 3U)
#define	PA30_GPTIM1_CH1   SF32LB_PINMUX(PA, 30U, 5U, 0x64U, 0U)
#define	PA30_GPTIM1_CH2   SF32LB_PINMUX(PA, 30U, 5U, 0x64U, 1U)
#define	PA30_GPTIM1_CH3   SF32LB_PINMUX(PA, 30U, 5U, 0x64U, 2U)
#define	PA30_GPTIM1_CH4   SF32LB_PINMUX(PA, 30U, 5U, 0x64U, 3U)
#define	PA30_GPTIM2_CH1   SF32LB_PINMUX(PA, 30U, 5U, 0x68U, 0U)
#define	PA30_GPTIM2_CH2   SF32LB_PINMUX(PA, 30U, 5U, 0x68U, 1U)
#define	PA30_GPTIM2_CH3   SF32LB_PINMUX(PA, 30U, 5U, 0x68U, 2U)
#define	PA30_GPTIM2_CH4   SF32LB_PINMUX(PA, 30U, 5U, 0x68U, 3U)
#define	PA30_GPTIM1_ETR   SF32LB_PINMUX(PA, 30U, 5U, 0x6CU, 0U)
#define	PA30_GPTIM2_ETR   SF32LB_PINMUX(PA, 30U, 5U, 0x6CU, 1U)
#define	PA30_LPTIM1_IN   SF32LB_PINMUX(PA, 30U, 5U, 0x70U, 0U)
#define	PA30_LPTIM1_OUT   SF32LB_PINMUX(PA, 30U, 5U, 0x70U, 1U)
#define	PA30_LPTIM1_ETR   SF32LB_PINMUX(PA, 30U, 5U, 0x70U, 2U)
#define	PA30_LPTIM2_IN   SF32LB_PINMUX(PA, 30U, 5U, 0x74U, 0U)
#define	PA30_LPTIM2_OUT   SF32LB_PINMUX(PA, 30U, 5U, 0x74U, 1U)
#define	PA30_LPTIM2_ETR   SF32LB_PINMUX(PA, 30U, 5U, 0x74U, 2U)
#define	PA30_ATIM1_CH1   SF32LB_PINMUX(PA, 30U, 5U, 0x78U, 0U)
#define	PA30_ATIM1_CH2   SF32LB_PINMUX(PA, 30U, 5U, 0x78U, 1U)
#define	PA30_ATIM1_CH3   SF32LB_PINMUX(PA, 30U, 5U, 0x78U, 2U)
#define	PA30_ATIM1_CH4   SF32LB_PINMUX(PA, 30U, 5U, 0x78U, 3U)
#define	PA30_ATIM1_CH1N   SF32LB_PINMUX(PA, 30U, 5U, 0x7CU, 0U)
#define	PA30_ATIM1_CH2N   SF32LB_PINMUX(PA, 30U, 5U, 0x7CU, 1U)
#define	PA30_ATIM1_CH3N   SF32LB_PINMUX(PA, 30U, 5U, 0x7CU, 2U)
#define	PA30_ATIM1_BK   SF32LB_PINMUX(PA, 30U, 5U, 0x80U, 0U)
#define	PA30_ATIM1_BK2   SF32LB_PINMUX(PA, 30U, 5U, 0x80U, 1U)
#define	PA30_ATIM1_ETR   SF32LB_PINMUX(PA, 30U, 5U, 0x80U, 2U)
#define	PA30_GPADC_CH2   SF32LB_PINMUX(PA, 30U, 7U, 0U, 0U)
#define	PA31_GPIO   SF32LB_PINMUX(PA, 31U, 0U, 0U, 0U)
#define	PA31_I2C1_SCL   SF32LB_PINMUX(PA, 31U, 4U, 0x48U, 0U)
#define	PA31_I2C1_SDA   SF32LB_PINMUX(PA, 31U, 4U, 0x48U, 1U)
#define	PA31_I2C2_SCL   SF32LB_PINMUX(PA, 31U, 4U, 0x4CU, 0U)
#define	PA31_I2C2_SDA   SF32LB_PINMUX(PA, 31U, 4U, 0x4CU, 1U)
#define	PA31_I2C3_SCL   SF32LB_PINMUX(PA, 31U, 4U, 0x50U, 0U)
#define	PA31_I2C3_SDA   SF32LB_PINMUX(PA, 31U, 4U, 0x50U, 1U)
#define	PA31_I2C4_SCL   SF32LB_PINMUX(PA, 31U, 4U, 0x54U, 0U)
#define	PA31_I2C4_SDA   SF32LB_PINMUX(PA, 31U, 4U, 0x54U, 1U)
#define	PA31_USART1_CTS   SF32LB_PINMUX(PA, 31U, 4U, 0x58U, 0U)
#define	PA31_USART1_RTS   SF32LB_PINMUX(PA, 31U, 4U, 0x58U, 1U)
#define	PA31_USART1_RXD   SF32LB_PINMUX(PA, 31U, 4U, 0x58U, 2U)
#define	PA31_USART1_TXD   SF32LB_PINMUX(PA, 31U, 4U, 0x58U, 3U)
#define	PA31_USART2_CTS   SF32LB_PINMUX(PA, 31U, 4U, 0x5CU, 0U)
#define	PA31_USART2_RTS   SF32LB_PINMUX(PA, 31U, 4U, 0x5CU, 1U)
#define	PA31_USART2_RXD   SF32LB_PINMUX(PA, 31U, 4U, 0x5CU, 2U)
#define	PA31_USART2_TXD   SF32LB_PINMUX(PA, 31U, 4U, 0x5CU, 3U)
#define	PA31_USART3_CTS   SF32LB_PINMUX(PA, 31U, 4U, 0x60U, 0U)
#define	PA31_USART3_RTS   SF32LB_PINMUX(PA, 31U, 4U, 0x60U, 1U)
#define	PA31_USART3_RXD   SF32LB_PINMUX(PA, 31U, 4U, 0x60U, 2U)
#define	PA31_USART3_TXD   SF32LB_PINMUX(PA, 31U, 4U, 0x60U, 3U)
#define	PA31_GPTIM1_CH1   SF32LB_PINMUX(PA, 31U, 5U, 0x64U, 0U)
#define	PA31_GPTIM1_CH2   SF32LB_PINMUX(PA, 31U, 5U, 0x64U, 1U)
#define	PA31_GPTIM1_CH3   SF32LB_PINMUX(PA, 31U, 5U, 0x64U, 2U)
#define	PA31_GPTIM1_CH4   SF32LB_PINMUX(PA, 31U, 5U, 0x64U, 3U)
#define	PA31_GPTIM2_CH1   SF32LB_PINMUX(PA, 31U, 5U, 0x68U, 0U)
#define	PA31_GPTIM2_CH2   SF32LB_PINMUX(PA, 31U, 5U, 0x68U, 1U)
#define	PA31_GPTIM2_CH3   SF32LB_PINMUX(PA, 31U, 5U, 0x68U, 2U)
#define	PA31_GPTIM2_CH4   SF32LB_PINMUX(PA, 31U, 5U, 0x68U, 3U)
#define	PA31_GPTIM1_ETR   SF32LB_PINMUX(PA, 31U, 5U, 0x6CU, 0U)
#define	PA31_GPTIM2_ETR   SF32LB_PINMUX(PA, 31U, 5U, 0x6CU, 1U)
#define	PA31_LPTIM1_IN   SF32LB_PINMUX(PA, 31U, 5U, 0x70U, 0U)
#define	PA31_LPTIM1_OUT   SF32LB_PINMUX(PA, 31U, 5U, 0x70U, 1U)
#define	PA31_LPTIM1_ETR   SF32LB_PINMUX(PA, 31U, 5U, 0x70U, 2U)
#define	PA31_LPTIM2_IN   SF32LB_PINMUX(PA, 31U, 5U, 0x74U, 0U)
#define	PA31_LPTIM2_OUT   SF32LB_PINMUX(PA, 31U, 5U, 0x74U, 1U)
#define	PA31_LPTIM2_ETR   SF32LB_PINMUX(PA, 31U, 5U, 0x74U, 2U)
#define	PA31_ATIM1_CH1   SF32LB_PINMUX(PA, 31U, 5U, 0x78U, 0U)
#define	PA31_ATIM1_CH2   SF32LB_PINMUX(PA, 31U, 5U, 0x78U, 1U)
#define	PA31_ATIM1_CH3   SF32LB_PINMUX(PA, 31U, 5U, 0x78U, 2U)
#define	PA31_ATIM1_CH4   SF32LB_PINMUX(PA, 31U, 5U, 0x78U, 3U)
#define	PA31_ATIM1_CH1N   SF32LB_PINMUX(PA, 31U, 5U, 0x7CU, 0U)
#define	PA31_ATIM1_CH2N   SF32LB_PINMUX(PA, 31U, 5U, 0x7CU, 1U)
#define	PA31_ATIM1_CH3N   SF32LB_PINMUX(PA, 31U, 5U, 0x7CU, 2U)
#define	PA31_ATIM1_BK   SF32LB_PINMUX(PA, 31U, 5U, 0x80U, 0U)
#define	PA31_ATIM1_BK2   SF32LB_PINMUX(PA, 31U, 5U, 0x80U, 1U)
#define	PA31_ATIM1_ETR   SF32LB_PINMUX(PA, 31U, 5U, 0x80U, 2U)
#define	PA31_GPADC_CH3   SF32LB_PINMUX(PA, 31U, 7U, 0U, 0U)
#define	PA32_GPIO   SF32LB_PINMUX(PA, 32U, 0U, 0U, 0U)
#define	PA32_I2C1_SCL   SF32LB_PINMUX(PA, 32U, 4U, 0x48U, 0U)
#define	PA32_I2C1_SDA   SF32LB_PINMUX(PA, 32U, 4U, 0x48U, 1U)
#define	PA32_I2C2_SCL   SF32LB_PINMUX(PA, 32U, 4U, 0x4CU, 0U)
#define	PA32_I2C2_SDA   SF32LB_PINMUX(PA, 32U, 4U, 0x4CU, 1U)
#define	PA32_I2C3_SCL   SF32LB_PINMUX(PA, 32U, 4U, 0x50U, 0U)
#define	PA32_I2C3_SDA   SF32LB_PINMUX(PA, 32U, 4U, 0x50U, 1U)
#define	PA32_I2C4_SCL   SF32LB_PINMUX(PA, 32U, 4U, 0x54U, 0U)
#define	PA32_I2C4_SDA   SF32LB_PINMUX(PA, 32U, 4U, 0x54U, 1U)
#define	PA32_USART1_CTS   SF32LB_PINMUX(PA, 32U, 4U, 0x58U, 0U)
#define	PA32_USART1_RTS   SF32LB_PINMUX(PA, 32U, 4U, 0x58U, 1U)
#define	PA32_USART1_RXD   SF32LB_PINMUX(PA, 32U, 4U, 0x58U, 2U)
#define	PA32_USART1_TXD   SF32LB_PINMUX(PA, 32U, 4U, 0x58U, 3U)
#define	PA32_USART2_CTS   SF32LB_PINMUX(PA, 32U, 4U, 0x5CU, 0U)
#define	PA32_USART2_RTS   SF32LB_PINMUX(PA, 32U, 4U, 0x5CU, 1U)
#define	PA32_USART2_RXD   SF32LB_PINMUX(PA, 32U, 4U, 0x5CU, 2U)
#define	PA32_USART2_TXD   SF32LB_PINMUX(PA, 32U, 4U, 0x5CU, 3U)
#define	PA32_USART3_CTS   SF32LB_PINMUX(PA, 32U, 4U, 0x60U, 0U)
#define	PA32_USART3_RTS   SF32LB_PINMUX(PA, 32U, 4U, 0x60U, 1U)
#define	PA32_USART3_RXD   SF32LB_PINMUX(PA, 32U, 4U, 0x60U, 2U)
#define	PA32_USART3_TXD   SF32LB_PINMUX(PA, 32U, 4U, 0x60U, 3U)
#define	PA32_GPTIM1_CH1   SF32LB_PINMUX(PA, 32U, 5U, 0x64U, 0U)
#define	PA32_GPTIM1_CH2   SF32LB_PINMUX(PA, 32U, 5U, 0x64U, 1U)
#define	PA32_GPTIM1_CH3   SF32LB_PINMUX(PA, 32U, 5U, 0x64U, 2U)
#define	PA32_GPTIM1_CH4   SF32LB_PINMUX(PA, 32U, 5U, 0x64U, 3U)
#define	PA32_GPTIM2_CH1   SF32LB_PINMUX(PA, 32U, 5U, 0x68U, 0U)
#define	PA32_GPTIM2_CH2   SF32LB_PINMUX(PA, 32U, 5U, 0x68U, 1U)
#define	PA32_GPTIM2_CH3   SF32LB_PINMUX(PA, 32U, 5U, 0x68U, 2U)
#define	PA32_GPTIM2_CH4   SF32LB_PINMUX(PA, 32U, 5U, 0x68U, 3U)
#define	PA32_GPTIM1_ETR   SF32LB_PINMUX(PA, 32U, 5U, 0x6CU, 0U)
#define	PA32_GPTIM2_ETR   SF32LB_PINMUX(PA, 32U, 5U, 0x6CU, 1U)
#define	PA32_LPTIM1_IN   SF32LB_PINMUX(PA, 32U, 5U, 0x70U, 0U)
#define	PA32_LPTIM1_OUT   SF32LB_PINMUX(PA, 32U, 5U, 0x70U, 1U)
#define	PA32_LPTIM1_ETR   SF32LB_PINMUX(PA, 32U, 5U, 0x70U, 2U)
#define	PA32_LPTIM2_IN   SF32LB_PINMUX(PA, 32U, 5U, 0x74U, 0U)
#define	PA32_LPTIM2_OUT   SF32LB_PINMUX(PA, 32U, 5U, 0x74U, 1U)
#define	PA32_LPTIM2_ETR   SF32LB_PINMUX(PA, 32U, 5U, 0x74U, 2U)
#define	PA32_ATIM1_CH1   SF32LB_PINMUX(PA, 32U, 5U, 0x78U, 0U)
#define	PA32_ATIM1_CH2   SF32LB_PINMUX(PA, 32U, 5U, 0x78U, 1U)
#define	PA32_ATIM1_CH3   SF32LB_PINMUX(PA, 32U, 5U, 0x78U, 2U)
#define	PA32_ATIM1_CH4   SF32LB_PINMUX(PA, 32U, 5U, 0x78U, 3U)
#define	PA32_ATIM1_CH1N   SF32LB_PINMUX(PA, 32U, 5U, 0x7CU, 0U)
#define	PA32_ATIM1_CH2N   SF32LB_PINMUX(PA, 32U, 5U, 0x7CU, 1U)
#define	PA32_ATIM1_CH3N   SF32LB_PINMUX(PA, 32U, 5U, 0x7CU, 2U)
#define	PA32_ATIM1_BK   SF32LB_PINMUX(PA, 32U, 5U, 0x80U, 0U)
#define	PA32_ATIM1_BK2   SF32LB_PINMUX(PA, 32U, 5U, 0x80U, 1U)
#define	PA32_ATIM1_ETR   SF32LB_PINMUX(PA, 32U, 5U, 0x80U, 2U)
#define	PA32_GPADC_CH4   SF32LB_PINMUX(PA, 32U, 7U, 0U, 0U)
#define	PA33_GPIO   SF32LB_PINMUX(PA, 33U, 0U, 0U, 0U)
#define	PA33_I2C1_SCL   SF32LB_PINMUX(PA, 33U, 4U, 0x48U, 0U)
#define	PA33_I2C1_SDA   SF32LB_PINMUX(PA, 33U, 4U, 0x48U, 1U)
#define	PA33_I2C2_SCL   SF32LB_PINMUX(PA, 33U, 4U, 0x4CU, 0U)
#define	PA33_I2C2_SDA   SF32LB_PINMUX(PA, 33U, 4U, 0x4CU, 1U)
#define	PA33_I2C3_SCL   SF32LB_PINMUX(PA, 33U, 4U, 0x50U, 0U)
#define	PA33_I2C3_SDA   SF32LB_PINMUX(PA, 33U, 4U, 0x50U, 1U)
#define	PA33_I2C4_SCL   SF32LB_PINMUX(PA, 33U, 4U, 0x54U, 0U)
#define	PA33_I2C4_SDA   SF32LB_PINMUX(PA, 33U, 4U, 0x54U, 1U)
#define	PA33_USART1_CTS   SF32LB_PINMUX(PA, 33U, 4U, 0x58U, 0U)
#define	PA33_USART1_RTS   SF32LB_PINMUX(PA, 33U, 4U, 0x58U, 1U)
#define	PA33_USART1_RXD   SF32LB_PINMUX(PA, 33U, 4U, 0x58U, 2U)
#define	PA33_USART1_TXD   SF32LB_PINMUX(PA, 33U, 4U, 0x58U, 3U)
#define	PA33_USART2_CTS   SF32LB_PINMUX(PA, 33U, 4U, 0x5CU, 0U)
#define	PA33_USART2_RTS   SF32LB_PINMUX(PA, 33U, 4U, 0x5CU, 1U)
#define	PA33_USART2_RXD   SF32LB_PINMUX(PA, 33U, 4U, 0x5CU, 2U)
#define	PA33_USART2_TXD   SF32LB_PINMUX(PA, 33U, 4U, 0x5CU, 3U)
#define	PA33_USART3_CTS   SF32LB_PINMUX(PA, 33U, 4U, 0x60U, 0U)
#define	PA33_USART3_RTS   SF32LB_PINMUX(PA, 33U, 4U, 0x60U, 1U)
#define	PA33_USART3_RXD   SF32LB_PINMUX(PA, 33U, 4U, 0x60U, 2U)
#define	PA33_USART3_TXD   SF32LB_PINMUX(PA, 33U, 4U, 0x60U, 3U)
#define	PA33_GPTIM1_CH1   SF32LB_PINMUX(PA, 33U, 5U, 0x64U, 0U)
#define	PA33_GPTIM1_CH2   SF32LB_PINMUX(PA, 33U, 5U, 0x64U, 1U)
#define	PA33_GPTIM1_CH3   SF32LB_PINMUX(PA, 33U, 5U, 0x64U, 2U)
#define	PA33_GPTIM1_CH4   SF32LB_PINMUX(PA, 33U, 5U, 0x64U, 3U)
#define	PA33_GPTIM2_CH1   SF32LB_PINMUX(PA, 33U, 5U, 0x68U, 0U)
#define	PA33_GPTIM2_CH2   SF32LB_PINMUX(PA, 33U, 5U, 0x68U, 1U)
#define	PA33_GPTIM2_CH3   SF32LB_PINMUX(PA, 33U, 5U, 0x68U, 2U)
#define	PA33_GPTIM2_CH4   SF32LB_PINMUX(PA, 33U, 5U, 0x68U, 3U)
#define	PA33_GPTIM1_ETR   SF32LB_PINMUX(PA, 33U, 5U, 0x6CU, 0U)
#define	PA33_GPTIM2_ETR   SF32LB_PINMUX(PA, 33U, 5U, 0x6CU, 1U)
#define	PA33_LPTIM1_IN   SF32LB_PINMUX(PA, 33U, 5U, 0x70U, 0U)
#define	PA33_LPTIM1_OUT   SF32LB_PINMUX(PA, 33U, 5U, 0x70U, 1U)
#define	PA33_LPTIM1_ETR   SF32LB_PINMUX(PA, 33U, 5U, 0x70U, 2U)
#define	PA33_LPTIM2_IN   SF32LB_PINMUX(PA, 33U, 5U, 0x74U, 0U)
#define	PA33_LPTIM2_OUT   SF32LB_PINMUX(PA, 33U, 5U, 0x74U, 1U)
#define	PA33_LPTIM2_ETR   SF32LB_PINMUX(PA, 33U, 5U, 0x74U, 2U)
#define	PA33_ATIM1_CH1   SF32LB_PINMUX(PA, 33U, 5U, 0x78U, 0U)
#define	PA33_ATIM1_CH2   SF32LB_PINMUX(PA, 33U, 5U, 0x78U, 1U)
#define	PA33_ATIM1_CH3   SF32LB_PINMUX(PA, 33U, 5U, 0x78U, 2U)
#define	PA33_ATIM1_CH4   SF32LB_PINMUX(PA, 33U, 5U, 0x78U, 3U)
#define	PA33_ATIM1_CH1N   SF32LB_PINMUX(PA, 33U, 5U, 0x7CU, 0U)
#define	PA33_ATIM1_CH2N   SF32LB_PINMUX(PA, 33U, 5U, 0x7CU, 1U)
#define	PA33_ATIM1_CH3N   SF32LB_PINMUX(PA, 33U, 5U, 0x7CU, 2U)
#define	PA33_ATIM1_BK   SF32LB_PINMUX(PA, 33U, 5U, 0x80U, 0U)
#define	PA33_ATIM1_BK2   SF32LB_PINMUX(PA, 33U, 5U, 0x80U, 1U)
#define	PA33_ATIM1_ETR   SF32LB_PINMUX(PA, 33U, 5U, 0x80U, 2U)
#define	PA33_GPADC_CH5   SF32LB_PINMUX(PA, 33U, 7U, 0U, 0U)
#define	PA34_GPIO   SF32LB_PINMUX(PA, 34U, 0U, 0U, 0U)
#define	PA34_I2C1_SCL   SF32LB_PINMUX(PA, 34U, 4U, 0x48U, 0U)
#define	PA34_I2C1_SDA   SF32LB_PINMUX(PA, 34U, 4U, 0x48U, 1U)
#define	PA34_I2C2_SCL   SF32LB_PINMUX(PA, 34U, 4U, 0x4CU, 0U)
#define	PA34_I2C2_SDA   SF32LB_PINMUX(PA, 34U, 4U, 0x4CU, 1U)
#define	PA34_I2C3_SCL   SF32LB_PINMUX(PA, 34U, 4U, 0x50U, 0U)
#define	PA34_I2C3_SDA   SF32LB_PINMUX(PA, 34U, 4U, 0x50U, 1U)
#define	PA34_I2C4_SCL   SF32LB_PINMUX(PA, 34U, 4U, 0x54U, 0U)
#define	PA34_I2C4_SDA   SF32LB_PINMUX(PA, 34U, 4U, 0x54U, 1U)
#define	PA34_USART1_CTS   SF32LB_PINMUX(PA, 34U, 4U, 0x58U, 0U)
#define	PA34_USART1_RTS   SF32LB_PINMUX(PA, 34U, 4U, 0x58U, 1U)
#define	PA34_USART1_RXD   SF32LB_PINMUX(PA, 34U, 4U, 0x58U, 2U)
#define	PA34_USART1_TXD   SF32LB_PINMUX(PA, 34U, 4U, 0x58U, 3U)
#define	PA34_USART2_CTS   SF32LB_PINMUX(PA, 34U, 4U, 0x5CU, 0U)
#define	PA34_USART2_RTS   SF32LB_PINMUX(PA, 34U, 4U, 0x5CU, 1U)
#define	PA34_USART2_RXD   SF32LB_PINMUX(PA, 34U, 4U, 0x5CU, 2U)
#define	PA34_USART2_TXD   SF32LB_PINMUX(PA, 34U, 4U, 0x5CU, 3U)
#define	PA34_USART3_CTS   SF32LB_PINMUX(PA, 34U, 4U, 0x60U, 0U)
#define	PA34_USART3_RTS   SF32LB_PINMUX(PA, 34U, 4U, 0x60U, 1U)
#define	PA34_USART3_RXD   SF32LB_PINMUX(PA, 34U, 4U, 0x60U, 2U)
#define	PA34_USART3_TXD   SF32LB_PINMUX(PA, 34U, 4U, 0x60U, 3U)
#define	PA34_GPTIM1_CH1   SF32LB_PINMUX(PA, 34U, 5U, 0x64U, 0U)
#define	PA34_GPTIM1_CH2   SF32LB_PINMUX(PA, 34U, 5U, 0x64U, 1U)
#define	PA34_GPTIM1_CH3   SF32LB_PINMUX(PA, 34U, 5U, 0x64U, 2U)
#define	PA34_GPTIM1_CH4   SF32LB_PINMUX(PA, 34U, 5U, 0x64U, 3U)
#define	PA34_GPTIM2_CH1   SF32LB_PINMUX(PA, 34U, 5U, 0x68U, 0U)
#define	PA34_GPTIM2_CH2   SF32LB_PINMUX(PA, 34U, 5U, 0x68U, 1U)
#define	PA34_GPTIM2_CH3   SF32LB_PINMUX(PA, 34U, 5U, 0x68U, 2U)
#define	PA34_GPTIM2_CH4   SF32LB_PINMUX(PA, 34U, 5U, 0x68U, 3U)
#define	PA34_GPTIM1_ETR   SF32LB_PINMUX(PA, 34U, 5U, 0x6CU, 0U)
#define	PA34_GPTIM2_ETR   SF32LB_PINMUX(PA, 34U, 5U, 0x6CU, 1U)
#define	PA34_LPTIM1_IN   SF32LB_PINMUX(PA, 34U, 5U, 0x70U, 0U)
#define	PA34_LPTIM1_OUT   SF32LB_PINMUX(PA, 34U, 5U, 0x70U, 1U)
#define	PA34_LPTIM1_ETR   SF32LB_PINMUX(PA, 34U, 5U, 0x70U, 2U)
#define	PA34_LPTIM2_IN   SF32LB_PINMUX(PA, 34U, 5U, 0x74U, 0U)
#define	PA34_LPTIM2_OUT   SF32LB_PINMUX(PA, 34U, 5U, 0x74U, 1U)
#define	PA34_LPTIM2_ETR   SF32LB_PINMUX(PA, 34U, 5U, 0x74U, 2U)
#define	PA34_ATIM1_CH1   SF32LB_PINMUX(PA, 34U, 5U, 0x78U, 0U)
#define	PA34_ATIM1_CH2   SF32LB_PINMUX(PA, 34U, 5U, 0x78U, 1U)
#define	PA34_ATIM1_CH3   SF32LB_PINMUX(PA, 34U, 5U, 0x78U, 2U)
#define	PA34_ATIM1_CH4   SF32LB_PINMUX(PA, 34U, 5U, 0x78U, 3U)
#define	PA34_ATIM1_CH1N   SF32LB_PINMUX(PA, 34U, 5U, 0x7CU, 0U)
#define	PA34_ATIM1_CH2N   SF32LB_PINMUX(PA, 34U, 5U, 0x7CU, 1U)
#define	PA34_ATIM1_CH3N   SF32LB_PINMUX(PA, 34U, 5U, 0x7CU, 2U)
#define	PA34_ATIM1_BK   SF32LB_PINMUX(PA, 34U, 5U, 0x80U, 0U)
#define	PA34_ATIM1_BK2   SF32LB_PINMUX(PA, 34U, 5U, 0x80U, 1U)
#define	PA34_ATIM1_ETR   SF32LB_PINMUX(PA, 34U, 5U, 0x80U, 2U)
#define	PA34_GPADC_CH6   SF32LB_PINMUX(PA, 34U, 7U, 0U, 0U)
#define	PA34_WKUP_PIN10   SF32LB_PINMUX(PA, 34U, 8U, 0U, 0U)
#define	PA35_GPIO   SF32LB_PINMUX(PA, 35U, 0U, 0U, 0U)
#define	PA35_USB11_DP   SF32LB_PINMUX(PA, 35U, 2U, 0U, 0U)
#define	PA35_I2C1_SCL   SF32LB_PINMUX(PA, 35U, 4U, 0x48U, 0U)
#define	PA35_I2C1_SDA   SF32LB_PINMUX(PA, 35U, 4U, 0x48U, 1U)
#define	PA35_I2C2_SCL   SF32LB_PINMUX(PA, 35U, 4U, 0x4CU, 0U)
#define	PA35_I2C2_SDA   SF32LB_PINMUX(PA, 35U, 4U, 0x4CU, 1U)
#define	PA35_I2C3_SCL   SF32LB_PINMUX(PA, 35U, 4U, 0x50U, 0U)
#define	PA35_I2C3_SDA   SF32LB_PINMUX(PA, 35U, 4U, 0x50U, 1U)
#define	PA35_I2C4_SCL   SF32LB_PINMUX(PA, 35U, 4U, 0x54U, 0U)
#define	PA35_I2C4_SDA   SF32LB_PINMUX(PA, 35U, 4U, 0x54U, 1U)
#define	PA35_USART1_CTS   SF32LB_PINMUX(PA, 35U, 4U, 0x58U, 0U)
#define	PA35_USART1_RTS   SF32LB_PINMUX(PA, 35U, 4U, 0x58U, 1U)
#define	PA35_USART1_RXD   SF32LB_PINMUX(PA, 35U, 4U, 0x58U, 2U)
#define	PA35_USART1_TXD   SF32LB_PINMUX(PA, 35U, 4U, 0x58U, 3U)
#define	PA35_USART2_CTS   SF32LB_PINMUX(PA, 35U, 4U, 0x5CU, 0U)
#define	PA35_USART2_RTS   SF32LB_PINMUX(PA, 35U, 4U, 0x5CU, 1U)
#define	PA35_USART2_RXD   SF32LB_PINMUX(PA, 35U, 4U, 0x5CU, 2U)
#define	PA35_USART2_TXD   SF32LB_PINMUX(PA, 35U, 4U, 0x5CU, 3U)
#define	PA35_USART3_CTS   SF32LB_PINMUX(PA, 35U, 4U, 0x60U, 0U)
#define	PA35_USART3_RTS   SF32LB_PINMUX(PA, 35U, 4U, 0x60U, 1U)
#define	PA35_USART3_RXD   SF32LB_PINMUX(PA, 35U, 4U, 0x60U, 2U)
#define	PA35_USART3_TXD   SF32LB_PINMUX(PA, 35U, 4U, 0x60U, 3U)
#define	PA35_GPTIM1_CH1   SF32LB_PINMUX(PA, 35U, 5U, 0x64U, 0U)
#define	PA35_GPTIM1_CH2   SF32LB_PINMUX(PA, 35U, 5U, 0x64U, 1U)
#define	PA35_GPTIM1_CH3   SF32LB_PINMUX(PA, 35U, 5U, 0x64U, 2U)
#define	PA35_GPTIM1_CH4   SF32LB_PINMUX(PA, 35U, 5U, 0x64U, 3U)
#define	PA35_GPTIM2_CH1   SF32LB_PINMUX(PA, 35U, 5U, 0x68U, 0U)
#define	PA35_GPTIM2_CH2   SF32LB_PINMUX(PA, 35U, 5U, 0x68U, 1U)
#define	PA35_GPTIM2_CH3   SF32LB_PINMUX(PA, 35U, 5U, 0x68U, 2U)
#define	PA35_GPTIM2_CH4   SF32LB_PINMUX(PA, 35U, 5U, 0x68U, 3U)
#define	PA35_GPTIM1_ETR   SF32LB_PINMUX(PA, 35U, 5U, 0x6CU, 0U)
#define	PA35_GPTIM2_ETR   SF32LB_PINMUX(PA, 35U, 5U, 0x6CU, 1U)
#define	PA35_LPTIM1_IN   SF32LB_PINMUX(PA, 35U, 5U, 0x70U, 0U)
#define	PA35_LPTIM1_OUT   SF32LB_PINMUX(PA, 35U, 5U, 0x70U, 1U)
#define	PA35_LPTIM1_ETR   SF32LB_PINMUX(PA, 35U, 5U, 0x70U, 2U)
#define	PA35_LPTIM2_IN   SF32LB_PINMUX(PA, 35U, 5U, 0x74U, 0U)
#define	PA35_LPTIM2_OUT   SF32LB_PINMUX(PA, 35U, 5U, 0x74U, 1U)
#define	PA35_LPTIM2_ETR   SF32LB_PINMUX(PA, 35U, 5U, 0x74U, 2U)
#define	PA35_ATIM1_CH1   SF32LB_PINMUX(PA, 35U, 5U, 0x78U, 0U)
#define	PA35_ATIM1_CH2   SF32LB_PINMUX(PA, 35U, 5U, 0x78U, 1U)
#define	PA35_ATIM1_CH3   SF32LB_PINMUX(PA, 35U, 5U, 0x78U, 2U)
#define	PA35_ATIM1_CH4   SF32LB_PINMUX(PA, 35U, 5U, 0x78U, 3U)
#define	PA35_ATIM1_CH1N   SF32LB_PINMUX(PA, 35U, 5U, 0x7CU, 0U)
#define	PA35_ATIM1_CH2N   SF32LB_PINMUX(PA, 35U, 5U, 0x7CU, 1U)
#define	PA35_ATIM1_CH3N   SF32LB_PINMUX(PA, 35U, 5U, 0x7CU, 2U)
#define	PA35_ATIM1_BK   SF32LB_PINMUX(PA, 35U, 5U, 0x80U, 0U)
#define	PA35_ATIM1_BK2   SF32LB_PINMUX(PA, 35U, 5U, 0x80U, 1U)
#define	PA35_ATIM1_ETR   SF32LB_PINMUX(PA, 35U, 5U, 0x80U, 2U)
#define	PA35_WKUP_PIN11   SF32LB_PINMUX(PA, 35U, 8U, 0U, 0U)
#define	PA36_GPIO   SF32LB_PINMUX(PA, 36U, 0U, 0U, 0U)
#define	PA36_USB11_DM   SF32LB_PINMUX(PA, 36U, 2U, 0U, 0U)
#define	PA36_I2C1_SCL   SF32LB_PINMUX(PA, 36U, 4U, 0x48U, 0U)
#define	PA36_I2C1_SDA   SF32LB_PINMUX(PA, 36U, 4U, 0x48U, 1U)
#define	PA36_I2C2_SCL   SF32LB_PINMUX(PA, 36U, 4U, 0x4CU, 0U)
#define	PA36_I2C2_SDA   SF32LB_PINMUX(PA, 36U, 4U, 0x4CU, 1U)
#define	PA36_I2C3_SCL   SF32LB_PINMUX(PA, 36U, 4U, 0x50U, 0U)
#define	PA36_I2C3_SDA   SF32LB_PINMUX(PA, 36U, 4U, 0x50U, 1U)
#define	PA36_I2C4_SCL   SF32LB_PINMUX(PA, 36U, 4U, 0x54U, 0U)
#define	PA36_I2C4_SDA   SF32LB_PINMUX(PA, 36U, 4U, 0x54U, 1U)
#define	PA36_USART1_CTS   SF32LB_PINMUX(PA, 36U, 4U, 0x58U, 0U)
#define	PA36_USART1_RTS   SF32LB_PINMUX(PA, 36U, 4U, 0x58U, 1U)
#define	PA36_USART1_RXD   SF32LB_PINMUX(PA, 36U, 4U, 0x58U, 2U)
#define	PA36_USART1_TXD   SF32LB_PINMUX(PA, 36U, 4U, 0x58U, 3U)
#define	PA36_USART2_CTS   SF32LB_PINMUX(PA, 36U, 4U, 0x5CU, 0U)
#define	PA36_USART2_RTS   SF32LB_PINMUX(PA, 36U, 4U, 0x5CU, 1U)
#define	PA36_USART2_RXD   SF32LB_PINMUX(PA, 36U, 4U, 0x5CU, 2U)
#define	PA36_USART2_TXD   SF32LB_PINMUX(PA, 36U, 4U, 0x5CU, 3U)
#define	PA36_USART3_CTS   SF32LB_PINMUX(PA, 36U, 4U, 0x60U, 0U)
#define	PA36_USART3_RTS   SF32LB_PINMUX(PA, 36U, 4U, 0x60U, 1U)
#define	PA36_USART3_RXD   SF32LB_PINMUX(PA, 36U, 4U, 0x60U, 2U)
#define	PA36_USART3_TXD   SF32LB_PINMUX(PA, 36U, 4U, 0x60U, 3U)
#define	PA36_GPTIM1_CH1   SF32LB_PINMUX(PA, 36U, 5U, 0x64U, 0U)
#define	PA36_GPTIM1_CH2   SF32LB_PINMUX(PA, 36U, 5U, 0x64U, 1U)
#define	PA36_GPTIM1_CH3   SF32LB_PINMUX(PA, 36U, 5U, 0x64U, 2U)
#define	PA36_GPTIM1_CH4   SF32LB_PINMUX(PA, 36U, 5U, 0x64U, 3U)
#define	PA36_GPTIM2_CH1   SF32LB_PINMUX(PA, 36U, 5U, 0x68U, 0U)
#define	PA36_GPTIM2_CH2   SF32LB_PINMUX(PA, 36U, 5U, 0x68U, 1U)
#define	PA36_GPTIM2_CH3   SF32LB_PINMUX(PA, 36U, 5U, 0x68U, 2U)
#define	PA36_GPTIM2_CH4   SF32LB_PINMUX(PA, 36U, 5U, 0x68U, 3U)
#define	PA36_GPTIM1_ETR   SF32LB_PINMUX(PA, 36U, 5U, 0x6CU, 0U)
#define	PA36_GPTIM2_ETR   SF32LB_PINMUX(PA, 36U, 5U, 0x6CU, 1U)
#define	PA36_LPTIM1_IN   SF32LB_PINMUX(PA, 36U, 5U, 0x70U, 0U)
#define	PA36_LPTIM1_OUT   SF32LB_PINMUX(PA, 36U, 5U, 0x70U, 1U)
#define	PA36_LPTIM1_ETR   SF32LB_PINMUX(PA, 36U, 5U, 0x70U, 2U)
#define	PA36_LPTIM2_IN   SF32LB_PINMUX(PA, 36U, 5U, 0x74U, 0U)
#define	PA36_LPTIM2_OUT   SF32LB_PINMUX(PA, 36U, 5U, 0x74U, 1U)
#define	PA36_LPTIM2_ETR   SF32LB_PINMUX(PA, 36U, 5U, 0x74U, 2U)
#define	PA36_ATIM1_CH1   SF32LB_PINMUX(PA, 36U, 5U, 0x78U, 0U)
#define	PA36_ATIM1_CH2   SF32LB_PINMUX(PA, 36U, 5U, 0x78U, 1U)
#define	PA36_ATIM1_CH3   SF32LB_PINMUX(PA, 36U, 5U, 0x78U, 2U)
#define	PA36_ATIM1_CH4   SF32LB_PINMUX(PA, 36U, 5U, 0x78U, 3U)
#define	PA36_ATIM1_CH1N   SF32LB_PINMUX(PA, 36U, 5U, 0x7CU, 0U)
#define	PA36_ATIM1_CH2N   SF32LB_PINMUX(PA, 36U, 5U, 0x7CU, 1U)
#define	PA36_ATIM1_CH3N   SF32LB_PINMUX(PA, 36U, 5U, 0x7CU, 2U)
#define	PA36_ATIM1_BK   SF32LB_PINMUX(PA, 36U, 5U, 0x80U, 0U)
#define	PA36_ATIM1_BK2   SF32LB_PINMUX(PA, 36U, 5U, 0x80U, 1U)
#define	PA36_ATIM1_ETR   SF32LB_PINMUX(PA, 36U, 5U, 0x80U, 2U)
#define	PA36_WKUP_PIN12   SF32LB_PINMUX(PA, 36U, 8U, 0U, 0U)
#define	PA37_GPIO   SF32LB_PINMUX(PA, 37U, 0U, 0U, 0U)
#define	PA37_SPI2_DIO   SF32LB_PINMUX(PA, 37U, 2U, 0U, 0U)
#define	PA37_I2C1_SCL   SF32LB_PINMUX(PA, 37U, 4U, 0x48U, 0U)
#define	PA37_I2C1_SDA   SF32LB_PINMUX(PA, 37U, 4U, 0x48U, 1U)
#define	PA37_I2C2_SCL   SF32LB_PINMUX(PA, 37U, 4U, 0x4CU, 0U)
#define	PA37_I2C2_SDA   SF32LB_PINMUX(PA, 37U, 4U, 0x4CU, 1U)
#define	PA37_I2C3_SCL   SF32LB_PINMUX(PA, 37U, 4U, 0x50U, 0U)
#define	PA37_I2C3_SDA   SF32LB_PINMUX(PA, 37U, 4U, 0x50U, 1U)
#define	PA37_I2C4_SCL   SF32LB_PINMUX(PA, 37U, 4U, 0x54U, 0U)
#define	PA37_I2C4_SDA   SF32LB_PINMUX(PA, 37U, 4U, 0x54U, 1U)
#define	PA37_USART1_CTS   SF32LB_PINMUX(PA, 37U, 4U, 0x58U, 0U)
#define	PA37_USART1_RTS   SF32LB_PINMUX(PA, 37U, 4U, 0x58U, 1U)
#define	PA37_USART1_RXD   SF32LB_PINMUX(PA, 37U, 4U, 0x58U, 2U)
#define	PA37_USART1_TXD   SF32LB_PINMUX(PA, 37U, 4U, 0x58U, 3U)
#define	PA37_USART2_CTS   SF32LB_PINMUX(PA, 37U, 4U, 0x5CU, 0U)
#define	PA37_USART2_RTS   SF32LB_PINMUX(PA, 37U, 4U, 0x5CU, 1U)
#define	PA37_USART2_RXD   SF32LB_PINMUX(PA, 37U, 4U, 0x5CU, 2U)
#define	PA37_USART2_TXD   SF32LB_PINMUX(PA, 37U, 4U, 0x5CU, 3U)
#define	PA37_USART3_CTS   SF32LB_PINMUX(PA, 37U, 4U, 0x60U, 0U)
#define	PA37_USART3_RTS   SF32LB_PINMUX(PA, 37U, 4U, 0x60U, 1U)
#define	PA37_USART3_RXD   SF32LB_PINMUX(PA, 37U, 4U, 0x60U, 2U)
#define	PA37_USART3_TXD   SF32LB_PINMUX(PA, 37U, 4U, 0x60U, 3U)
#define	PA37_GPTIM1_CH1   SF32LB_PINMUX(PA, 37U, 5U, 0x64U, 0U)
#define	PA37_GPTIM1_CH2   SF32LB_PINMUX(PA, 37U, 5U, 0x64U, 1U)
#define	PA37_GPTIM1_CH3   SF32LB_PINMUX(PA, 37U, 5U, 0x64U, 2U)
#define	PA37_GPTIM1_CH4   SF32LB_PINMUX(PA, 37U, 5U, 0x64U, 3U)
#define	PA37_GPTIM2_CH1   SF32LB_PINMUX(PA, 37U, 5U, 0x68U, 0U)
#define	PA37_GPTIM2_CH2   SF32LB_PINMUX(PA, 37U, 5U, 0x68U, 1U)
#define	PA37_GPTIM2_CH3   SF32LB_PINMUX(PA, 37U, 5U, 0x68U, 2U)
#define	PA37_GPTIM2_CH4   SF32LB_PINMUX(PA, 37U, 5U, 0x68U, 3U)
#define	PA37_GPTIM1_ETR   SF32LB_PINMUX(PA, 37U, 5U, 0x6CU, 0U)
#define	PA37_GPTIM2_ETR   SF32LB_PINMUX(PA, 37U, 5U, 0x6CU, 1U)
#define	PA37_LPTIM1_IN   SF32LB_PINMUX(PA, 37U, 5U, 0x70U, 0U)
#define	PA37_LPTIM1_OUT   SF32LB_PINMUX(PA, 37U, 5U, 0x70U, 1U)
#define	PA37_LPTIM1_ETR   SF32LB_PINMUX(PA, 37U, 5U, 0x70U, 2U)
#define	PA37_LPTIM2_IN   SF32LB_PINMUX(PA, 37U, 5U, 0x74U, 0U)
#define	PA37_LPTIM2_OUT   SF32LB_PINMUX(PA, 37U, 5U, 0x74U, 1U)
#define	PA37_LPTIM2_ETR   SF32LB_PINMUX(PA, 37U, 5U, 0x74U, 2U)
#define	PA37_ATIM1_CH1   SF32LB_PINMUX(PA, 37U, 5U, 0x78U, 0U)
#define	PA37_ATIM1_CH2   SF32LB_PINMUX(PA, 37U, 5U, 0x78U, 1U)
#define	PA37_ATIM1_CH3   SF32LB_PINMUX(PA, 37U, 5U, 0x78U, 2U)
#define	PA37_ATIM1_CH4   SF32LB_PINMUX(PA, 37U, 5U, 0x78U, 3U)
#define	PA37_ATIM1_CH1N   SF32LB_PINMUX(PA, 37U, 5U, 0x7CU, 0U)
#define	PA37_ATIM1_CH2N   SF32LB_PINMUX(PA, 37U, 5U, 0x7CU, 1U)
#define	PA37_ATIM1_CH3N   SF32LB_PINMUX(PA, 37U, 5U, 0x7CU, 2U)
#define	PA37_ATIM1_BK   SF32LB_PINMUX(PA, 37U, 5U, 0x80U, 0U)
#define	PA37_ATIM1_BK2   SF32LB_PINMUX(PA, 37U, 5U, 0x80U, 1U)
#define	PA37_ATIM1_ETR   SF32LB_PINMUX(PA, 37U, 5U, 0x80U, 2U)
#define	PA37_LCDC1_8080_DIO2   SF32LB_PINMUX(PA, 37U, 7U, 0U, 0U)
#define	PA37_WKUP_PIN13   SF32LB_PINMUX(PA, 37U, 8U, 0U, 0U)
#define	PA38_GPIO   SF32LB_PINMUX(PA, 38U, 0U, 0U, 0U)
#define	PA38_SPI2_DI   SF32LB_PINMUX(PA, 38U, 2U, 0U, 0U)
#define	PA38_I2C1_SCL   SF32LB_PINMUX(PA, 38U, 4U, 0x48U, 0U)
#define	PA38_I2C1_SDA   SF32LB_PINMUX(PA, 38U, 4U, 0x48U, 1U)
#define	PA38_I2C2_SCL   SF32LB_PINMUX(PA, 38U, 4U, 0x4CU, 0U)
#define	PA38_I2C2_SDA   SF32LB_PINMUX(PA, 38U, 4U, 0x4CU, 1U)
#define	PA38_I2C3_SCL   SF32LB_PINMUX(PA, 38U, 4U, 0x50U, 0U)
#define	PA38_I2C3_SDA   SF32LB_PINMUX(PA, 38U, 4U, 0x50U, 1U)
#define	PA38_I2C4_SCL   SF32LB_PINMUX(PA, 38U, 4U, 0x54U, 0U)
#define	PA38_I2C4_SDA   SF32LB_PINMUX(PA, 38U, 4U, 0x54U, 1U)
#define	PA38_USART1_CTS   SF32LB_PINMUX(PA, 38U, 4U, 0x58U, 0U)
#define	PA38_USART1_RTS   SF32LB_PINMUX(PA, 38U, 4U, 0x58U, 1U)
#define	PA38_USART1_RXD   SF32LB_PINMUX(PA, 38U, 4U, 0x58U, 2U)
#define	PA38_USART1_TXD   SF32LB_PINMUX(PA, 38U, 4U, 0x58U, 3U)
#define	PA38_USART2_CTS   SF32LB_PINMUX(PA, 38U, 4U, 0x5CU, 0U)
#define	PA38_USART2_RTS   SF32LB_PINMUX(PA, 38U, 4U, 0x5CU, 1U)
#define	PA38_USART2_RXD   SF32LB_PINMUX(PA, 38U, 4U, 0x5CU, 2U)
#define	PA38_USART2_TXD   SF32LB_PINMUX(PA, 38U, 4U, 0x5CU, 3U)
#define	PA38_USART3_CTS   SF32LB_PINMUX(PA, 38U, 4U, 0x60U, 0U)
#define	PA38_USART3_RTS   SF32LB_PINMUX(PA, 38U, 4U, 0x60U, 1U)
#define	PA38_USART3_RXD   SF32LB_PINMUX(PA, 38U, 4U, 0x60U, 2U)
#define	PA38_USART3_TXD   SF32LB_PINMUX(PA, 38U, 4U, 0x60U, 3U)
#define	PA38_GPTIM1_CH1   SF32LB_PINMUX(PA, 38U, 5U, 0x64U, 0U)
#define	PA38_GPTIM1_CH2   SF32LB_PINMUX(PA, 38U, 5U, 0x64U, 1U)
#define	PA38_GPTIM1_CH3   SF32LB_PINMUX(PA, 38U, 5U, 0x64U, 2U)
#define	PA38_GPTIM1_CH4   SF32LB_PINMUX(PA, 38U, 5U, 0x64U, 3U)
#define	PA38_GPTIM2_CH1   SF32LB_PINMUX(PA, 38U, 5U, 0x68U, 0U)
#define	PA38_GPTIM2_CH2   SF32LB_PINMUX(PA, 38U, 5U, 0x68U, 1U)
#define	PA38_GPTIM2_CH3   SF32LB_PINMUX(PA, 38U, 5U, 0x68U, 2U)
#define	PA38_GPTIM2_CH4   SF32LB_PINMUX(PA, 38U, 5U, 0x68U, 3U)
#define	PA38_GPTIM1_ETR   SF32LB_PINMUX(PA, 38U, 5U, 0x6CU, 0U)
#define	PA38_GPTIM2_ETR   SF32LB_PINMUX(PA, 38U, 5U, 0x6CU, 1U)
#define	PA38_LPTIM1_IN   SF32LB_PINMUX(PA, 38U, 5U, 0x70U, 0U)
#define	PA38_LPTIM1_OUT   SF32LB_PINMUX(PA, 38U, 5U, 0x70U, 1U)
#define	PA38_LPTIM1_ETR   SF32LB_PINMUX(PA, 38U, 5U, 0x70U, 2U)
#define	PA38_LPTIM2_IN   SF32LB_PINMUX(PA, 38U, 5U, 0x74U, 0U)
#define	PA38_LPTIM2_OUT   SF32LB_PINMUX(PA, 38U, 5U, 0x74U, 1U)
#define	PA38_LPTIM2_ETR   SF32LB_PINMUX(PA, 38U, 5U, 0x74U, 2U)
#define	PA38_ATIM1_CH1   SF32LB_PINMUX(PA, 38U, 5U, 0x78U, 0U)
#define	PA38_ATIM1_CH2   SF32LB_PINMUX(PA, 38U, 5U, 0x78U, 1U)
#define	PA38_ATIM1_CH3   SF32LB_PINMUX(PA, 38U, 5U, 0x78U, 2U)
#define	PA38_ATIM1_CH4   SF32LB_PINMUX(PA, 38U, 5U, 0x78U, 3U)
#define	PA38_ATIM1_CH1N   SF32LB_PINMUX(PA, 38U, 5U, 0x7CU, 0U)
#define	PA38_ATIM1_CH2N   SF32LB_PINMUX(PA, 38U, 5U, 0x7CU, 1U)
#define	PA38_ATIM1_CH3N   SF32LB_PINMUX(PA, 38U, 5U, 0x7CU, 2U)
#define	PA38_ATIM1_BK   SF32LB_PINMUX(PA, 38U, 5U, 0x80U, 0U)
#define	PA38_ATIM1_BK2   SF32LB_PINMUX(PA, 38U, 5U, 0x80U, 1U)
#define	PA38_ATIM1_ETR   SF32LB_PINMUX(PA, 38U, 5U, 0x80U, 2U)
#define	PA38_LCDC1_8080_DIO2   SF32LB_PINMUX(PA, 38U, 7U, 0U, 0U)
#define	PA38_WKUP_PIN14   SF32LB_PINMUX(PA, 38U, 8U, 0U, 0U)
#define	PA39_GPIO   SF32LB_PINMUX(PA, 39U, 0U, 0U, 0U)
#define	PA39_SPI2_CLK   SF32LB_PINMUX(PA, 39U, 2U, 0U, 0U)
#define	PA39_I2C1_SCL   SF32LB_PINMUX(PA, 39U, 4U, 0x48U, 0U)
#define	PA39_I2C1_SDA   SF32LB_PINMUX(PA, 39U, 4U, 0x48U, 1U)
#define	PA39_I2C2_SCL   SF32LB_PINMUX(PA, 39U, 4U, 0x4CU, 0U)
#define	PA39_I2C2_SDA   SF32LB_PINMUX(PA, 39U, 4U, 0x4CU, 1U)
#define	PA39_I2C3_SCL   SF32LB_PINMUX(PA, 39U, 4U, 0x50U, 0U)
#define	PA39_I2C3_SDA   SF32LB_PINMUX(PA, 39U, 4U, 0x50U, 1U)
#define	PA39_I2C4_SCL   SF32LB_PINMUX(PA, 39U, 4U, 0x54U, 0U)
#define	PA39_I2C4_SDA   SF32LB_PINMUX(PA, 39U, 4U, 0x54U, 1U)
#define	PA39_USART1_CTS   SF32LB_PINMUX(PA, 39U, 4U, 0x58U, 0U)
#define	PA39_USART1_RTS   SF32LB_PINMUX(PA, 39U, 4U, 0x58U, 1U)
#define	PA39_USART1_RXD   SF32LB_PINMUX(PA, 39U, 4U, 0x58U, 2U)
#define	PA39_USART1_TXD   SF32LB_PINMUX(PA, 39U, 4U, 0x58U, 3U)
#define	PA39_USART2_CTS   SF32LB_PINMUX(PA, 39U, 4U, 0x5CU, 0U)
#define	PA39_USART2_RTS   SF32LB_PINMUX(PA, 39U, 4U, 0x5CU, 1U)
#define	PA39_USART2_RXD   SF32LB_PINMUX(PA, 39U, 4U, 0x5CU, 2U)
#define	PA39_USART2_TXD   SF32LB_PINMUX(PA, 39U, 4U, 0x5CU, 3U)
#define	PA39_USART3_CTS   SF32LB_PINMUX(PA, 39U, 4U, 0x60U, 0U)
#define	PA39_USART3_RTS   SF32LB_PINMUX(PA, 39U, 4U, 0x60U, 1U)
#define	PA39_USART3_RXD   SF32LB_PINMUX(PA, 39U, 4U, 0x60U, 2U)
#define	PA39_USART3_TXD   SF32LB_PINMUX(PA, 39U, 4U, 0x60U, 3U)
#define	PA39_GPTIM1_CH1   SF32LB_PINMUX(PA, 39U, 5U, 0x64U, 0U)
#define	PA39_GPTIM1_CH2   SF32LB_PINMUX(PA, 39U, 5U, 0x64U, 1U)
#define	PA39_GPTIM1_CH3   SF32LB_PINMUX(PA, 39U, 5U, 0x64U, 2U)
#define	PA39_GPTIM1_CH4   SF32LB_PINMUX(PA, 39U, 5U, 0x64U, 3U)
#define	PA39_GPTIM2_CH1   SF32LB_PINMUX(PA, 39U, 5U, 0x68U, 0U)
#define	PA39_GPTIM2_CH2   SF32LB_PINMUX(PA, 39U, 5U, 0x68U, 1U)
#define	PA39_GPTIM2_CH3   SF32LB_PINMUX(PA, 39U, 5U, 0x68U, 2U)
#define	PA39_GPTIM2_CH4   SF32LB_PINMUX(PA, 39U, 5U, 0x68U, 3U)
#define	PA39_GPTIM1_ETR   SF32LB_PINMUX(PA, 39U, 5U, 0x6CU, 0U)
#define	PA39_GPTIM2_ETR   SF32LB_PINMUX(PA, 39U, 5U, 0x6CU, 1U)
#define	PA39_LPTIM1_IN   SF32LB_PINMUX(PA, 39U, 5U, 0x70U, 0U)
#define	PA39_LPTIM1_OUT   SF32LB_PINMUX(PA, 39U, 5U, 0x70U, 1U)
#define	PA39_LPTIM1_ETR   SF32LB_PINMUX(PA, 39U, 5U, 0x70U, 2U)
#define	PA39_LPTIM2_IN   SF32LB_PINMUX(PA, 39U, 5U, 0x74U, 0U)
#define	PA39_LPTIM2_OUT   SF32LB_PINMUX(PA, 39U, 5U, 0x74U, 1U)
#define	PA39_LPTIM2_ETR   SF32LB_PINMUX(PA, 39U, 5U, 0x74U, 2U)
#define	PA39_ATIM1_CH1   SF32LB_PINMUX(PA, 39U, 5U, 0x78U, 0U)
#define	PA39_ATIM1_CH2   SF32LB_PINMUX(PA, 39U, 5U, 0x78U, 1U)
#define	PA39_ATIM1_CH3   SF32LB_PINMUX(PA, 39U, 5U, 0x78U, 2U)
#define	PA39_ATIM1_CH4   SF32LB_PINMUX(PA, 39U, 5U, 0x78U, 3U)
#define	PA39_ATIM1_CH1N   SF32LB_PINMUX(PA, 39U, 5U, 0x7CU, 0U)
#define	PA39_ATIM1_CH2N   SF32LB_PINMUX(PA, 39U, 5U, 0x7CU, 1U)
#define	PA39_ATIM1_CH3N   SF32LB_PINMUX(PA, 39U, 5U, 0x7CU, 2U)
#define	PA39_ATIM1_BK   SF32LB_PINMUX(PA, 39U, 5U, 0x80U, 0U)
#define	PA39_ATIM1_BK2   SF32LB_PINMUX(PA, 39U, 5U, 0x80U, 1U)
#define	PA39_ATIM1_ETR   SF32LB_PINMUX(PA, 39U, 5U, 0x80U, 2U)
#define	PA39_LCDC1_JDI_VCK   SF32LB_PINMUX(PA, 39U, 6U, 0U, 0U)
#define	PA39_LCDC1_8080_DIO3   SF32LB_PINMUX(PA, 39U, 7U, 0U, 0U)
#define	PA39_WKUP_PIN15   SF32LB_PINMUX(PA, 39U, 8U, 0U, 0U)
#define	PA40_GPIO   SF32LB_PINMUX(PA, 40U, 0U, 0U, 0U)
#define	PA40_SPI2_CS   SF32LB_PINMUX(PA, 40U, 2U, 0U, 0U)
#define	PA40_I2C1_SCL   SF32LB_PINMUX(PA, 40U, 4U, 0x48U, 0U)
#define	PA40_I2C1_SDA   SF32LB_PINMUX(PA, 40U, 4U, 0x48U, 1U)
#define	PA40_I2C2_SCL   SF32LB_PINMUX(PA, 40U, 4U, 0x4CU, 0U)
#define	PA40_I2C2_SDA   SF32LB_PINMUX(PA, 40U, 4U, 0x4CU, 1U)
#define	PA40_I2C3_SCL   SF32LB_PINMUX(PA, 40U, 4U, 0x50U, 0U)
#define	PA40_I2C3_SDA   SF32LB_PINMUX(PA, 40U, 4U, 0x50U, 1U)
#define	PA40_I2C4_SCL   SF32LB_PINMUX(PA, 40U, 4U, 0x54U, 0U)
#define	PA40_I2C4_SDA   SF32LB_PINMUX(PA, 40U, 4U, 0x54U, 1U)
#define	PA40_USART1_CTS   SF32LB_PINMUX(PA, 40U, 4U, 0x58U, 0U)
#define	PA40_USART1_RTS   SF32LB_PINMUX(PA, 40U, 4U, 0x58U, 1U)
#define	PA40_USART1_RXD   SF32LB_PINMUX(PA, 40U, 4U, 0x58U, 2U)
#define	PA40_USART1_TXD   SF32LB_PINMUX(PA, 40U, 4U, 0x58U, 3U)
#define	PA40_USART2_CTS   SF32LB_PINMUX(PA, 40U, 4U, 0x5CU, 0U)
#define	PA40_USART2_RTS   SF32LB_PINMUX(PA, 40U, 4U, 0x5CU, 1U)
#define	PA40_USART2_RXD   SF32LB_PINMUX(PA, 40U, 4U, 0x5CU, 2U)
#define	PA40_USART2_TXD   SF32LB_PINMUX(PA, 40U, 4U, 0x5CU, 3U)
#define	PA40_USART3_CTS   SF32LB_PINMUX(PA, 40U, 4U, 0x60U, 0U)
#define	PA40_USART3_RTS   SF32LB_PINMUX(PA, 40U, 4U, 0x60U, 1U)
#define	PA40_USART3_RXD   SF32LB_PINMUX(PA, 40U, 4U, 0x60U, 2U)
#define	PA40_USART3_TXD   SF32LB_PINMUX(PA, 40U, 4U, 0x60U, 3U)
#define	PA40_GPTIM1_CH1   SF32LB_PINMUX(PA, 40U, 5U, 0x64U, 0U)
#define	PA40_GPTIM1_CH2   SF32LB_PINMUX(PA, 40U, 5U, 0x64U, 1U)
#define	PA40_GPTIM1_CH3   SF32LB_PINMUX(PA, 40U, 5U, 0x64U, 2U)
#define	PA40_GPTIM1_CH4   SF32LB_PINMUX(PA, 40U, 5U, 0x64U, 3U)
#define	PA40_GPTIM2_CH1   SF32LB_PINMUX(PA, 40U, 5U, 0x68U, 0U)
#define	PA40_GPTIM2_CH2   SF32LB_PINMUX(PA, 40U, 5U, 0x68U, 1U)
#define	PA40_GPTIM2_CH3   SF32LB_PINMUX(PA, 40U, 5U, 0x68U, 2U)
#define	PA40_GPTIM2_CH4   SF32LB_PINMUX(PA, 40U, 5U, 0x68U, 3U)
#define	PA40_GPTIM1_ETR   SF32LB_PINMUX(PA, 40U, 5U, 0x6CU, 0U)
#define	PA40_GPTIM2_ETR   SF32LB_PINMUX(PA, 40U, 5U, 0x6CU, 1U)
#define	PA40_LPTIM1_IN   SF32LB_PINMUX(PA, 40U, 5U, 0x70U, 0U)
#define	PA40_LPTIM1_OUT   SF32LB_PINMUX(PA, 40U, 5U, 0x70U, 1U)
#define	PA40_LPTIM1_ETR   SF32LB_PINMUX(PA, 40U, 5U, 0x70U, 2U)
#define	PA40_LPTIM2_IN   SF32LB_PINMUX(PA, 40U, 5U, 0x74U, 0U)
#define	PA40_LPTIM2_OUT   SF32LB_PINMUX(PA, 40U, 5U, 0x74U, 1U)
#define	PA40_LPTIM2_ETR   SF32LB_PINMUX(PA, 40U, 5U, 0x74U, 2U)
#define	PA40_ATIM1_CH1   SF32LB_PINMUX(PA, 40U, 5U, 0x78U, 0U)
#define	PA40_ATIM1_CH2   SF32LB_PINMUX(PA, 40U, 5U, 0x78U, 1U)
#define	PA40_ATIM1_CH3   SF32LB_PINMUX(PA, 40U, 5U, 0x78U, 2U)
#define	PA40_ATIM1_CH4   SF32LB_PINMUX(PA, 40U, 5U, 0x78U, 3U)
#define	PA40_ATIM1_CH1N   SF32LB_PINMUX(PA, 40U, 5U, 0x7CU, 0U)
#define	PA40_ATIM1_CH2N   SF32LB_PINMUX(PA, 40U, 5U, 0x7CU, 1U)
#define	PA40_ATIM1_CH3N   SF32LB_PINMUX(PA, 40U, 5U, 0x7CU, 2U)
#define	PA40_ATIM1_BK   SF32LB_PINMUX(PA, 40U, 5U, 0x80U, 0U)
#define	PA40_ATIM1_BK2   SF32LB_PINMUX(PA, 40U, 5U, 0x80U, 1U)
#define	PA40_ATIM1_ETR   SF32LB_PINMUX(PA, 40U, 5U, 0x80U, 2U)
#define	PA40_LCDC1_JDI_XRST   SF32LB_PINMUX(PA, 40U, 6U, 0U, 0U)
#define	PA40_LCDC1_8080_DIO4   SF32LB_PINMUX(PA, 40U, 7U, 0U, 0U)
#define	PA40_WKUP_PIN16   SF32LB_PINMUX(PA, 40U, 8U, 0U, 0U)
#define	PA41_GPIO   SF32LB_PINMUX(PA, 41U, 0U, 0U, 0U)
#define	PA41_I2C1_SCL   SF32LB_PINMUX(PA, 41U, 4U, 0x48U, 0U)
#define	PA41_I2C1_SDA   SF32LB_PINMUX(PA, 41U, 4U, 0x48U, 1U)
#define	PA41_I2C2_SCL   SF32LB_PINMUX(PA, 41U, 4U, 0x4CU, 0U)
#define	PA41_I2C2_SDA   SF32LB_PINMUX(PA, 41U, 4U, 0x4CU, 1U)
#define	PA41_I2C3_SCL   SF32LB_PINMUX(PA, 41U, 4U, 0x50U, 0U)
#define	PA41_I2C3_SDA   SF32LB_PINMUX(PA, 41U, 4U, 0x50U, 1U)
#define	PA41_I2C4_SCL   SF32LB_PINMUX(PA, 41U, 4U, 0x54U, 0U)
#define	PA41_I2C4_SDA   SF32LB_PINMUX(PA, 41U, 4U, 0x54U, 1U)
#define	PA41_USART1_CTS   SF32LB_PINMUX(PA, 41U, 4U, 0x58U, 0U)
#define	PA41_USART1_RTS   SF32LB_PINMUX(PA, 41U, 4U, 0x58U, 1U)
#define	PA41_USART1_RXD   SF32LB_PINMUX(PA, 41U, 4U, 0x58U, 2U)
#define	PA41_USART1_TXD   SF32LB_PINMUX(PA, 41U, 4U, 0x58U, 3U)
#define	PA41_USART2_CTS   SF32LB_PINMUX(PA, 41U, 4U, 0x5CU, 0U)
#define	PA41_USART2_RTS   SF32LB_PINMUX(PA, 41U, 4U, 0x5CU, 1U)
#define	PA41_USART2_RXD   SF32LB_PINMUX(PA, 41U, 4U, 0x5CU, 2U)
#define	PA41_USART2_TXD   SF32LB_PINMUX(PA, 41U, 4U, 0x5CU, 3U)
#define	PA41_USART3_CTS   SF32LB_PINMUX(PA, 41U, 4U, 0x60U, 0U)
#define	PA41_USART3_RTS   SF32LB_PINMUX(PA, 41U, 4U, 0x60U, 1U)
#define	PA41_USART3_RXD   SF32LB_PINMUX(PA, 41U, 4U, 0x60U, 2U)
#define	PA41_USART3_TXD   SF32LB_PINMUX(PA, 41U, 4U, 0x60U, 3U)
#define	PA41_GPTIM1_CH1   SF32LB_PINMUX(PA, 41U, 5U, 0x64U, 0U)
#define	PA41_GPTIM1_CH2   SF32LB_PINMUX(PA, 41U, 5U, 0x64U, 1U)
#define	PA41_GPTIM1_CH3   SF32LB_PINMUX(PA, 41U, 5U, 0x64U, 2U)
#define	PA41_GPTIM1_CH4   SF32LB_PINMUX(PA, 41U, 5U, 0x64U, 3U)
#define	PA41_GPTIM2_CH1   SF32LB_PINMUX(PA, 41U, 5U, 0x68U, 0U)
#define	PA41_GPTIM2_CH2   SF32LB_PINMUX(PA, 41U, 5U, 0x68U, 1U)
#define	PA41_GPTIM2_CH3   SF32LB_PINMUX(PA, 41U, 5U, 0x68U, 2U)
#define	PA41_GPTIM2_CH4   SF32LB_PINMUX(PA, 41U, 5U, 0x68U, 3U)
#define	PA41_GPTIM1_ETR   SF32LB_PINMUX(PA, 41U, 5U, 0x6CU, 0U)
#define	PA41_GPTIM2_ETR   SF32LB_PINMUX(PA, 41U, 5U, 0x6CU, 1U)
#define	PA41_LPTIM1_IN   SF32LB_PINMUX(PA, 41U, 5U, 0x70U, 0U)
#define	PA41_LPTIM1_OUT   SF32LB_PINMUX(PA, 41U, 5U, 0x70U, 1U)
#define	PA41_LPTIM1_ETR   SF32LB_PINMUX(PA, 41U, 5U, 0x70U, 2U)
#define	PA41_LPTIM2_IN   SF32LB_PINMUX(PA, 41U, 5U, 0x74U, 0U)
#define	PA41_LPTIM2_OUT   SF32LB_PINMUX(PA, 41U, 5U, 0x74U, 1U)
#define	PA41_LPTIM2_ETR   SF32LB_PINMUX(PA, 41U, 5U, 0x74U, 2U)
#define	PA41_ATIM1_CH1   SF32LB_PINMUX(PA, 41U, 5U, 0x78U, 0U)
#define	PA41_ATIM1_CH2   SF32LB_PINMUX(PA, 41U, 5U, 0x78U, 1U)
#define	PA41_ATIM1_CH3   SF32LB_PINMUX(PA, 41U, 5U, 0x78U, 2U)
#define	PA41_ATIM1_CH4   SF32LB_PINMUX(PA, 41U, 5U, 0x78U, 3U)
#define	PA41_ATIM1_CH1N   SF32LB_PINMUX(PA, 41U, 5U, 0x7CU, 0U)
#define	PA41_ATIM1_CH2N   SF32LB_PINMUX(PA, 41U, 5U, 0x7CU, 1U)
#define	PA41_ATIM1_CH3N   SF32LB_PINMUX(PA, 41U, 5U, 0x7CU, 2U)
#define	PA41_ATIM1_BK   SF32LB_PINMUX(PA, 41U, 5U, 0x80U, 0U)
#define	PA41_ATIM1_BK2   SF32LB_PINMUX(PA, 41U, 5U, 0x80U, 1U)
#define	PA41_ATIM1_ETR   SF32LB_PINMUX(PA, 41U, 5U, 0x80U, 2U)
#define	PA41_LCDC1_JDI_HCK   SF32LB_PINMUX(PA, 41U, 6U, 0U, 0U)
#define	PA41_LCDC1_8080_DIO5   SF32LB_PINMUX(PA, 41U, 7U, 0U, 0U)
#define	PA41_WKUP_PIN17   SF32LB_PINMUX(PA, 41U, 8U, 0U, 0U)
#define	PA42_GPIO   SF32LB_PINMUX(PA, 42U, 0U, 0U, 0U)
#define	PA42_I2C1_SCL   SF32LB_PINMUX(PA, 42U, 4U, 0x48U, 0U)
#define	PA42_I2C1_SDA   SF32LB_PINMUX(PA, 42U, 4U, 0x48U, 1U)
#define	PA42_I2C2_SCL   SF32LB_PINMUX(PA, 42U, 4U, 0x4CU, 0U)
#define	PA42_I2C2_SDA   SF32LB_PINMUX(PA, 42U, 4U, 0x4CU, 1U)
#define	PA42_I2C3_SCL   SF32LB_PINMUX(PA, 42U, 4U, 0x50U, 0U)
#define	PA42_I2C3_SDA   SF32LB_PINMUX(PA, 42U, 4U, 0x50U, 1U)
#define	PA42_I2C4_SCL   SF32LB_PINMUX(PA, 42U, 4U, 0x54U, 0U)
#define	PA42_I2C4_SDA   SF32LB_PINMUX(PA, 42U, 4U, 0x54U, 1U)
#define	PA42_USART1_CTS   SF32LB_PINMUX(PA, 42U, 4U, 0x58U, 0U)
#define	PA42_USART1_RTS   SF32LB_PINMUX(PA, 42U, 4U, 0x58U, 1U)
#define	PA42_USART1_RXD   SF32LB_PINMUX(PA, 42U, 4U, 0x58U, 2U)
#define	PA42_USART1_TXD   SF32LB_PINMUX(PA, 42U, 4U, 0x58U, 3U)
#define	PA42_USART2_CTS   SF32LB_PINMUX(PA, 42U, 4U, 0x5CU, 0U)
#define	PA42_USART2_RTS   SF32LB_PINMUX(PA, 42U, 4U, 0x5CU, 1U)
#define	PA42_USART2_RXD   SF32LB_PINMUX(PA, 42U, 4U, 0x5CU, 2U)
#define	PA42_USART2_TXD   SF32LB_PINMUX(PA, 42U, 4U, 0x5CU, 3U)
#define	PA42_USART3_CTS   SF32LB_PINMUX(PA, 42U, 4U, 0x60U, 0U)
#define	PA42_USART3_RTS   SF32LB_PINMUX(PA, 42U, 4U, 0x60U, 1U)
#define	PA42_USART3_RXD   SF32LB_PINMUX(PA, 42U, 4U, 0x60U, 2U)
#define	PA42_USART3_TXD   SF32LB_PINMUX(PA, 42U, 4U, 0x60U, 3U)
#define	PA42_GPTIM1_CH1   SF32LB_PINMUX(PA, 42U, 5U, 0x64U, 0U)
#define	PA42_GPTIM1_CH2   SF32LB_PINMUX(PA, 42U, 5U, 0x64U, 1U)
#define	PA42_GPTIM1_CH3   SF32LB_PINMUX(PA, 42U, 5U, 0x64U, 2U)
#define	PA42_GPTIM1_CH4   SF32LB_PINMUX(PA, 42U, 5U, 0x64U, 3U)
#define	PA42_GPTIM2_CH1   SF32LB_PINMUX(PA, 42U, 5U, 0x68U, 0U)
#define	PA42_GPTIM2_CH2   SF32LB_PINMUX(PA, 42U, 5U, 0x68U, 1U)
#define	PA42_GPTIM2_CH3   SF32LB_PINMUX(PA, 42U, 5U, 0x68U, 2U)
#define	PA42_GPTIM2_CH4   SF32LB_PINMUX(PA, 42U, 5U, 0x68U, 3U)
#define	PA42_GPTIM1_ETR   SF32LB_PINMUX(PA, 42U, 5U, 0x6CU, 0U)
#define	PA42_GPTIM2_ETR   SF32LB_PINMUX(PA, 42U, 5U, 0x6CU, 1U)
#define	PA42_LPTIM1_IN   SF32LB_PINMUX(PA, 42U, 5U, 0x70U, 0U)
#define	PA42_LPTIM1_OUT   SF32LB_PINMUX(PA, 42U, 5U, 0x70U, 1U)
#define	PA42_LPTIM1_ETR   SF32LB_PINMUX(PA, 42U, 5U, 0x70U, 2U)
#define	PA42_LPTIM2_IN   SF32LB_PINMUX(PA, 42U, 5U, 0x74U, 0U)
#define	PA42_LPTIM2_OUT   SF32LB_PINMUX(PA, 42U, 5U, 0x74U, 1U)
#define	PA42_LPTIM2_ETR   SF32LB_PINMUX(PA, 42U, 5U, 0x74U, 2U)
#define	PA42_ATIM1_CH1   SF32LB_PINMUX(PA, 42U, 5U, 0x78U, 0U)
#define	PA42_ATIM1_CH2   SF32LB_PINMUX(PA, 42U, 5U, 0x78U, 1U)
#define	PA42_ATIM1_CH3   SF32LB_PINMUX(PA, 42U, 5U, 0x78U, 2U)
#define	PA42_ATIM1_CH4   SF32LB_PINMUX(PA, 42U, 5U, 0x78U, 3U)
#define	PA42_ATIM1_CH1N   SF32LB_PINMUX(PA, 42U, 5U, 0x7CU, 0U)
#define	PA42_ATIM1_CH2N   SF32LB_PINMUX(PA, 42U, 5U, 0x7CU, 1U)
#define	PA42_ATIM1_CH3N   SF32LB_PINMUX(PA, 42U, 5U, 0x7CU, 2U)
#define	PA42_ATIM1_BK   SF32LB_PINMUX(PA, 42U, 5U, 0x80U, 0U)
#define	PA42_ATIM1_BK2   SF32LB_PINMUX(PA, 42U, 5U, 0x80U, 1U)
#define	PA42_ATIM1_ETR   SF32LB_PINMUX(PA, 42U, 5U, 0x80U, 2U)
#define	PA42_LCDC1_JDI_R2   SF32LB_PINMUX(PA, 42U, 6U, 0U, 0U)
#define	PA42_LCDC1_8080_DIO6   SF32LB_PINMUX(PA, 42U, 7U, 0U, 0U)
#define	PA42_WKUP_PIN18   SF32LB_PINMUX(PA, 42U, 8U, 0U, 0U)
#define	PA43_GPIO   SF32LB_PINMUX(PA, 43U, 0U, 0U, 0U)
#define	PA43_I2C1_SCL   SF32LB_PINMUX(PA, 43U, 4U, 0x48U, 0U)
#define	PA43_I2C1_SDA   SF32LB_PINMUX(PA, 43U, 4U, 0x48U, 1U)
#define	PA43_I2C2_SCL   SF32LB_PINMUX(PA, 43U, 4U, 0x4CU, 0U)
#define	PA43_I2C2_SDA   SF32LB_PINMUX(PA, 43U, 4U, 0x4CU, 1U)
#define	PA43_I2C3_SCL   SF32LB_PINMUX(PA, 43U, 4U, 0x50U, 0U)
#define	PA43_I2C3_SDA   SF32LB_PINMUX(PA, 43U, 4U, 0x50U, 1U)
#define	PA43_I2C4_SCL   SF32LB_PINMUX(PA, 43U, 4U, 0x54U, 0U)
#define	PA43_I2C4_SDA   SF32LB_PINMUX(PA, 43U, 4U, 0x54U, 1U)
#define	PA43_USART1_CTS   SF32LB_PINMUX(PA, 43U, 4U, 0x58U, 0U)
#define	PA43_USART1_RTS   SF32LB_PINMUX(PA, 43U, 4U, 0x58U, 1U)
#define	PA43_USART1_RXD   SF32LB_PINMUX(PA, 43U, 4U, 0x58U, 2U)
#define	PA43_USART1_TXD   SF32LB_PINMUX(PA, 43U, 4U, 0x58U, 3U)
#define	PA43_USART2_CTS   SF32LB_PINMUX(PA, 43U, 4U, 0x5CU, 0U)
#define	PA43_USART2_RTS   SF32LB_PINMUX(PA, 43U, 4U, 0x5CU, 1U)
#define	PA43_USART2_RXD   SF32LB_PINMUX(PA, 43U, 4U, 0x5CU, 2U)
#define	PA43_USART2_TXD   SF32LB_PINMUX(PA, 43U, 4U, 0x5CU, 3U)
#define	PA43_USART3_CTS   SF32LB_PINMUX(PA, 43U, 4U, 0x60U, 0U)
#define	PA43_USART3_RTS   SF32LB_PINMUX(PA, 43U, 4U, 0x60U, 1U)
#define	PA43_USART3_RXD   SF32LB_PINMUX(PA, 43U, 4U, 0x60U, 2U)
#define	PA43_USART3_TXD   SF32LB_PINMUX(PA, 43U, 4U, 0x60U, 3U)
#define	PA43_GPTIM1_CH1   SF32LB_PINMUX(PA, 43U, 5U, 0x64U, 0U)
#define	PA43_GPTIM1_CH2   SF32LB_PINMUX(PA, 43U, 5U, 0x64U, 1U)
#define	PA43_GPTIM1_CH3   SF32LB_PINMUX(PA, 43U, 5U, 0x64U, 2U)
#define	PA43_GPTIM1_CH4   SF32LB_PINMUX(PA, 43U, 5U, 0x64U, 3U)
#define	PA43_GPTIM2_CH1   SF32LB_PINMUX(PA, 43U, 5U, 0x68U, 0U)
#define	PA43_GPTIM2_CH2   SF32LB_PINMUX(PA, 43U, 5U, 0x68U, 1U)
#define	PA43_GPTIM2_CH3   SF32LB_PINMUX(PA, 43U, 5U, 0x68U, 2U)
#define	PA43_GPTIM2_CH4   SF32LB_PINMUX(PA, 43U, 5U, 0x68U, 3U)
#define	PA43_GPTIM1_ETR   SF32LB_PINMUX(PA, 43U, 5U, 0x6CU, 0U)
#define	PA43_GPTIM2_ETR   SF32LB_PINMUX(PA, 43U, 5U, 0x6CU, 1U)
#define	PA43_LPTIM1_IN   SF32LB_PINMUX(PA, 43U, 5U, 0x70U, 0U)
#define	PA43_LPTIM1_OUT   SF32LB_PINMUX(PA, 43U, 5U, 0x70U, 1U)
#define	PA43_LPTIM1_ETR   SF32LB_PINMUX(PA, 43U, 5U, 0x70U, 2U)
#define	PA43_LPTIM2_IN   SF32LB_PINMUX(PA, 43U, 5U, 0x74U, 0U)
#define	PA43_LPTIM2_OUT   SF32LB_PINMUX(PA, 43U, 5U, 0x74U, 1U)
#define	PA43_LPTIM2_ETR   SF32LB_PINMUX(PA, 43U, 5U, 0x74U, 2U)
#define	PA43_ATIM1_CH1   SF32LB_PINMUX(PA, 43U, 5U, 0x78U, 0U)
#define	PA43_ATIM1_CH2   SF32LB_PINMUX(PA, 43U, 5U, 0x78U, 1U)
#define	PA43_ATIM1_CH3   SF32LB_PINMUX(PA, 43U, 5U, 0x78U, 2U)
#define	PA43_ATIM1_CH4   SF32LB_PINMUX(PA, 43U, 5U, 0x78U, 3U)
#define	PA43_ATIM1_CH1N   SF32LB_PINMUX(PA, 43U, 5U, 0x7CU, 0U)
#define	PA43_ATIM1_CH2N   SF32LB_PINMUX(PA, 43U, 5U, 0x7CU, 1U)
#define	PA43_ATIM1_CH3N   SF32LB_PINMUX(PA, 43U, 5U, 0x7CU, 2U)
#define	PA43_ATIM1_BK   SF32LB_PINMUX(PA, 43U, 5U, 0x80U, 0U)
#define	PA43_ATIM1_BK2   SF32LB_PINMUX(PA, 43U, 5U, 0x80U, 1U)
#define	PA43_ATIM1_ETR   SF32LB_PINMUX(PA, 43U, 5U, 0x80U, 2U)
#define	PA43_LCDC1_JDI_G2   SF32LB_PINMUX(PA, 43U, 6U, 0U, 0U)
#define	PA43_LCDC1_8080_DIO7   SF32LB_PINMUX(PA, 43U, 7U, 0U, 0U)
#define	PA43_WKUP_PIN19   SF32LB_PINMUX(PA, 43U, 8U, 0U, 0U)
#define	PA44_GPIO   SF32LB_PINMUX(PA, 44U, 0U, 0U, 0U)
#define	PA44_I2C1_SCL   SF32LB_PINMUX(PA, 44U, 4U, 0x48U, 0U)
#define	PA44_I2C1_SDA   SF32LB_PINMUX(PA, 44U, 4U, 0x48U, 1U)
#define	PA44_I2C2_SCL   SF32LB_PINMUX(PA, 44U, 4U, 0x4CU, 0U)
#define	PA44_I2C2_SDA   SF32LB_PINMUX(PA, 44U, 4U, 0x4CU, 1U)
#define	PA44_I2C3_SCL   SF32LB_PINMUX(PA, 44U, 4U, 0x50U, 0U)
#define	PA44_I2C3_SDA   SF32LB_PINMUX(PA, 44U, 4U, 0x50U, 1U)
#define	PA44_I2C4_SCL   SF32LB_PINMUX(PA, 44U, 4U, 0x54U, 0U)
#define	PA44_I2C4_SDA   SF32LB_PINMUX(PA, 44U, 4U, 0x54U, 1U)
#define	PA44_USART1_CTS   SF32LB_PINMUX(PA, 44U, 4U, 0x58U, 0U)
#define	PA44_USART1_RTS   SF32LB_PINMUX(PA, 44U, 4U, 0x58U, 1U)
#define	PA44_USART1_RXD   SF32LB_PINMUX(PA, 44U, 4U, 0x58U, 2U)
#define	PA44_USART1_TXD   SF32LB_PINMUX(PA, 44U, 4U, 0x58U, 3U)
#define	PA44_USART2_CTS   SF32LB_PINMUX(PA, 44U, 4U, 0x5CU, 0U)
#define	PA44_USART2_RTS   SF32LB_PINMUX(PA, 44U, 4U, 0x5CU, 1U)
#define	PA44_USART2_RXD   SF32LB_PINMUX(PA, 44U, 4U, 0x5CU, 2U)
#define	PA44_USART2_TXD   SF32LB_PINMUX(PA, 44U, 4U, 0x5CU, 3U)
#define	PA44_USART3_CTS   SF32LB_PINMUX(PA, 44U, 4U, 0x60U, 0U)
#define	PA44_USART3_RTS   SF32LB_PINMUX(PA, 44U, 4U, 0x60U, 1U)
#define	PA44_USART3_RXD   SF32LB_PINMUX(PA, 44U, 4U, 0x60U, 2U)
#define	PA44_USART3_TXD   SF32LB_PINMUX(PA, 44U, 4U, 0x60U, 3U)
#define	PA44_GPTIM1_CH1   SF32LB_PINMUX(PA, 44U, 5U, 0x64U, 0U)
#define	PA44_GPTIM1_CH2   SF32LB_PINMUX(PA, 44U, 5U, 0x64U, 1U)
#define	PA44_GPTIM1_CH3   SF32LB_PINMUX(PA, 44U, 5U, 0x64U, 2U)
#define	PA44_GPTIM1_CH4   SF32LB_PINMUX(PA, 44U, 5U, 0x64U, 3U)
#define	PA44_GPTIM2_CH1   SF32LB_PINMUX(PA, 44U, 5U, 0x68U, 0U)
#define	PA44_GPTIM2_CH2   SF32LB_PINMUX(PA, 44U, 5U, 0x68U, 1U)
#define	PA44_GPTIM2_CH3   SF32LB_PINMUX(PA, 44U, 5U, 0x68U, 2U)
#define	PA44_GPTIM2_CH4   SF32LB_PINMUX(PA, 44U, 5U, 0x68U, 3U)
#define	PA44_GPTIM1_ETR   SF32LB_PINMUX(PA, 44U, 5U, 0x6CU, 0U)
#define	PA44_GPTIM2_ETR   SF32LB_PINMUX(PA, 44U, 5U, 0x6CU, 1U)
#define	PA44_LPTIM1_IN   SF32LB_PINMUX(PA, 44U, 5U, 0x70U, 0U)
#define	PA44_LPTIM1_OUT   SF32LB_PINMUX(PA, 44U, 5U, 0x70U, 1U)
#define	PA44_LPTIM1_ETR   SF32LB_PINMUX(PA, 44U, 5U, 0x70U, 2U)
#define	PA44_LPTIM2_IN   SF32LB_PINMUX(PA, 44U, 5U, 0x74U, 0U)
#define	PA44_LPTIM2_OUT   SF32LB_PINMUX(PA, 44U, 5U, 0x74U, 1U)
#define	PA44_LPTIM2_ETR   SF32LB_PINMUX(PA, 44U, 5U, 0x74U, 2U)
#define	PA44_ATIM1_CH1   SF32LB_PINMUX(PA, 44U, 5U, 0x78U, 0U)
#define	PA44_ATIM1_CH2   SF32LB_PINMUX(PA, 44U, 5U, 0x78U, 1U)
#define	PA44_ATIM1_CH3   SF32LB_PINMUX(PA, 44U, 5U, 0x78U, 2U)
#define	PA44_ATIM1_CH4   SF32LB_PINMUX(PA, 44U, 5U, 0x78U, 3U)
#define	PA44_ATIM1_CH1N   SF32LB_PINMUX(PA, 44U, 5U, 0x7CU, 0U)
#define	PA44_ATIM1_CH2N   SF32LB_PINMUX(PA, 44U, 5U, 0x7CU, 1U)
#define	PA44_ATIM1_CH3N   SF32LB_PINMUX(PA, 44U, 5U, 0x7CU, 2U)
#define	PA44_ATIM1_BK   SF32LB_PINMUX(PA, 44U, 5U, 0x80U, 0U)
#define	PA44_ATIM1_BK2   SF32LB_PINMUX(PA, 44U, 5U, 0x80U, 1U)
#define	PA44_ATIM1_ETR   SF32LB_PINMUX(PA, 44U, 5U, 0x80U, 2U)
#define	PA44_WKUP_PIN20   SF32LB_PINMUX(PA, 44U, 8U, 0U, 0U)

Macro Definition Documentation

PA00_ATIM1_BK

#define PA00_ATIM1_BK   SF32LB_PINMUX(PA, 0U, 5U, 0x80U, 0U)

PA00_ATIM1_BK2

#define PA00_ATIM1_BK2   SF32LB_PINMUX(PA, 0U, 5U, 0x80U, 1U)

PA00_ATIM1_CH1

#define PA00_ATIM1_CH1   SF32LB_PINMUX(PA, 0U, 5U, 0x78U, 0U)

PA00_ATIM1_CH1N

#define PA00_ATIM1_CH1N   SF32LB_PINMUX(PA, 0U, 5U, 0x7CU, 0U)

PA00_ATIM1_CH2

#define PA00_ATIM1_CH2   SF32LB_PINMUX(PA, 0U, 5U, 0x78U, 1U)

PA00_ATIM1_CH2N

#define PA00_ATIM1_CH2N   SF32LB_PINMUX(PA, 0U, 5U, 0x7CU, 1U)

PA00_ATIM1_CH3

#define PA00_ATIM1_CH3   SF32LB_PINMUX(PA, 0U, 5U, 0x78U, 2U)

PA00_ATIM1_CH3N

#define PA00_ATIM1_CH3N   SF32LB_PINMUX(PA, 0U, 5U, 0x7CU, 2U)

PA00_ATIM1_CH4

#define PA00_ATIM1_CH4   SF32LB_PINMUX(PA, 0U, 5U, 0x78U, 3U)

PA00_ATIM1_ETR

#define PA00_ATIM1_ETR   SF32LB_PINMUX(PA, 0U, 5U, 0x80U, 2U)

PA00_GPIO

#define PA00_GPIO   SF32LB_PINMUX(PA, 0U, 0U, 0U, 0U)

PA00_GPTIM1_CH1

#define PA00_GPTIM1_CH1   SF32LB_PINMUX(PA, 0U, 5U, 0x64U, 0U)

PA00_GPTIM1_CH2

#define PA00_GPTIM1_CH2   SF32LB_PINMUX(PA, 0U, 5U, 0x64U, 1U)

PA00_GPTIM1_CH3

#define PA00_GPTIM1_CH3   SF32LB_PINMUX(PA, 0U, 5U, 0x64U, 2U)

PA00_GPTIM1_CH4

#define PA00_GPTIM1_CH4   SF32LB_PINMUX(PA, 0U, 5U, 0x64U, 3U)

PA00_GPTIM1_ETR

#define PA00_GPTIM1_ETR   SF32LB_PINMUX(PA, 0U, 5U, 0x6CU, 0U)

PA00_GPTIM2_CH1

#define PA00_GPTIM2_CH1   SF32LB_PINMUX(PA, 0U, 5U, 0x68U, 0U)

PA00_GPTIM2_CH2

#define PA00_GPTIM2_CH2   SF32LB_PINMUX(PA, 0U, 5U, 0x68U, 1U)

PA00_GPTIM2_CH3

#define PA00_GPTIM2_CH3   SF32LB_PINMUX(PA, 0U, 5U, 0x68U, 2U)

PA00_GPTIM2_CH4

#define PA00_GPTIM2_CH4   SF32LB_PINMUX(PA, 0U, 5U, 0x68U, 3U)

PA00_GPTIM2_ETR

#define PA00_GPTIM2_ETR   SF32LB_PINMUX(PA, 0U, 5U, 0x6CU, 1U)

PA00_I2C1_SCL

#define PA00_I2C1_SCL   SF32LB_PINMUX(PA, 0U, 4U, 0x48U, 0U)

PA00_I2C1_SDA

#define PA00_I2C1_SDA   SF32LB_PINMUX(PA, 0U, 4U, 0x48U, 1U)

PA00_I2C2_SCL

#define PA00_I2C2_SCL   SF32LB_PINMUX(PA, 0U, 4U, 0x4CU, 0U)

PA00_I2C2_SDA

#define PA00_I2C2_SDA   SF32LB_PINMUX(PA, 0U, 4U, 0x4CU, 1U)

PA00_I2C3_SCL

#define PA00_I2C3_SCL   SF32LB_PINMUX(PA, 0U, 4U, 0x50U, 0U)

PA00_I2C3_SDA

#define PA00_I2C3_SDA   SF32LB_PINMUX(PA, 0U, 4U, 0x50U, 1U)

PA00_I2C4_SCL

#define PA00_I2C4_SCL   SF32LB_PINMUX(PA, 0U, 4U, 0x54U, 0U)

PA00_I2C4_SDA

#define PA00_I2C4_SDA   SF32LB_PINMUX(PA, 0U, 4U, 0x54U, 1U)

PA00_LCDC1_8080_RSTB

#define PA00_LCDC1_8080_RSTB   SF32LB_PINMUX(PA, 0U, 7U, 0U, 0U)

PA00_LCDC1_SPI_RSTB

#define PA00_LCDC1_SPI_RSTB   SF32LB_PINMUX(PA, 0U, 1U, 0U, 0U)

PA00_LPTIM1_ETR

#define PA00_LPTIM1_ETR   SF32LB_PINMUX(PA, 0U, 5U, 0x70U, 2U)

PA00_LPTIM1_IN

#define PA00_LPTIM1_IN   SF32LB_PINMUX(PA, 0U, 5U, 0x70U, 0U)

PA00_LPTIM1_OUT

#define PA00_LPTIM1_OUT   SF32LB_PINMUX(PA, 0U, 5U, 0x70U, 1U)

PA00_LPTIM2_ETR

#define PA00_LPTIM2_ETR   SF32LB_PINMUX(PA, 0U, 5U, 0x74U, 2U)

PA00_LPTIM2_IN

#define PA00_LPTIM2_IN   SF32LB_PINMUX(PA, 0U, 5U, 0x74U, 0U)

PA00_LPTIM2_OUT

#define PA00_LPTIM2_OUT   SF32LB_PINMUX(PA, 0U, 5U, 0x74U, 1U)

PA00_USART1_CTS

#define PA00_USART1_CTS   SF32LB_PINMUX(PA, 0U, 4U, 0x58U, 3U)

PA00_USART1_RTS

#define PA00_USART1_RTS   SF32LB_PINMUX(PA, 0U, 4U, 0x58U, 2U)

PA00_USART1_RXD

#define PA00_USART1_RXD   SF32LB_PINMUX(PA, 0U, 4U, 0x58U, 1U)

PA00_USART1_TXD

#define PA00_USART1_TXD   SF32LB_PINMUX(PA, 0U, 4U, 0x58U, 0U)

PA00_USART2_CTS

#define PA00_USART2_CTS   SF32LB_PINMUX(PA, 0U, 4U, 0x5CU, 3U)

PA00_USART2_RTS

#define PA00_USART2_RTS   SF32LB_PINMUX(PA, 0U, 4U, 0x5CU, 2U)

PA00_USART2_RXD

#define PA00_USART2_RXD   SF32LB_PINMUX(PA, 0U, 4U, 0x5CU, 1U)

PA00_USART2_TXD

#define PA00_USART2_TXD   SF32LB_PINMUX(PA, 0U, 4U, 0x5CU, 0U)

PA00_USART3_CTS

#define PA00_USART3_CTS   SF32LB_PINMUX(PA, 0U, 4U, 0x60U, 3U)

PA00_USART3_RTS

#define PA00_USART3_RTS   SF32LB_PINMUX(PA, 0U, 4U, 0x60U, 2U)

PA00_USART3_RXD

#define PA00_USART3_RXD   SF32LB_PINMUX(PA, 0U, 4U, 0x60U, 1U)

PA00_USART3_TXD

#define PA00_USART3_TXD   SF32LB_PINMUX(PA, 0U, 4U, 0x60U, 0U)

PA01_ATIM1_BK

#define PA01_ATIM1_BK   SF32LB_PINMUX(PA, 1U, 5U, 0x80U, 0U)

PA01_ATIM1_BK2

#define PA01_ATIM1_BK2   SF32LB_PINMUX(PA, 1U, 5U, 0x80U, 1U)

PA01_ATIM1_CH1

#define PA01_ATIM1_CH1   SF32LB_PINMUX(PA, 1U, 5U, 0x78U, 0U)

PA01_ATIM1_CH1N

#define PA01_ATIM1_CH1N   SF32LB_PINMUX(PA, 1U, 5U, 0x7CU, 0U)

PA01_ATIM1_CH2

#define PA01_ATIM1_CH2   SF32LB_PINMUX(PA, 1U, 5U, 0x78U, 1U)

PA01_ATIM1_CH2N

#define PA01_ATIM1_CH2N   SF32LB_PINMUX(PA, 1U, 5U, 0x7CU, 1U)

PA01_ATIM1_CH3

#define PA01_ATIM1_CH3   SF32LB_PINMUX(PA, 1U, 5U, 0x78U, 2U)

PA01_ATIM1_CH3N

#define PA01_ATIM1_CH3N   SF32LB_PINMUX(PA, 1U, 5U, 0x7CU, 2U)

PA01_ATIM1_CH4

#define PA01_ATIM1_CH4   SF32LB_PINMUX(PA, 1U, 5U, 0x78U, 3U)

PA01_ATIM1_ETR

#define PA01_ATIM1_ETR   SF32LB_PINMUX(PA, 1U, 5U, 0x80U, 2U)

PA01_GPIO

#define PA01_GPIO   SF32LB_PINMUX(PA, 1U, 0U, 0U, 0U)

PA01_GPTIM1_CH1

#define PA01_GPTIM1_CH1   SF32LB_PINMUX(PA, 1U, 5U, 0x64U, 0U)

PA01_GPTIM1_CH2

#define PA01_GPTIM1_CH2   SF32LB_PINMUX(PA, 1U, 5U, 0x64U, 1U)

PA01_GPTIM1_CH3

#define PA01_GPTIM1_CH3   SF32LB_PINMUX(PA, 1U, 5U, 0x64U, 2U)

PA01_GPTIM1_CH4

#define PA01_GPTIM1_CH4   SF32LB_PINMUX(PA, 1U, 5U, 0x64U, 3U)

PA01_GPTIM1_ETR

#define PA01_GPTIM1_ETR   SF32LB_PINMUX(PA, 1U, 5U, 0x6CU, 0U)

PA01_GPTIM2_CH1

#define PA01_GPTIM2_CH1   SF32LB_PINMUX(PA, 1U, 5U, 0x68U, 0U)

PA01_GPTIM2_CH2

#define PA01_GPTIM2_CH2   SF32LB_PINMUX(PA, 1U, 5U, 0x68U, 1U)

PA01_GPTIM2_CH3

#define PA01_GPTIM2_CH3   SF32LB_PINMUX(PA, 1U, 5U, 0x68U, 2U)

PA01_GPTIM2_CH4

#define PA01_GPTIM2_CH4   SF32LB_PINMUX(PA, 1U, 5U, 0x68U, 3U)

PA01_GPTIM2_ETR

#define PA01_GPTIM2_ETR   SF32LB_PINMUX(PA, 1U, 5U, 0x6CU, 1U)

PA01_I2C1_SCL

#define PA01_I2C1_SCL   SF32LB_PINMUX(PA, 1U, 4U, 0x48U, 0U)

PA01_I2C1_SDA

#define PA01_I2C1_SDA   SF32LB_PINMUX(PA, 1U, 4U, 0x48U, 1U)

PA01_I2C2_SCL

#define PA01_I2C2_SCL   SF32LB_PINMUX(PA, 1U, 4U, 0x4CU, 0U)

PA01_I2C2_SDA

#define PA01_I2C2_SDA   SF32LB_PINMUX(PA, 1U, 4U, 0x4CU, 1U)

PA01_I2C3_SCL

#define PA01_I2C3_SCL   SF32LB_PINMUX(PA, 1U, 4U, 0x50U, 0U)

PA01_I2C3_SDA

#define PA01_I2C3_SDA   SF32LB_PINMUX(PA, 1U, 4U, 0x50U, 1U)

PA01_I2C4_SCL

#define PA01_I2C4_SCL   SF32LB_PINMUX(PA, 1U, 4U, 0x54U, 0U)

PA01_I2C4_SDA

#define PA01_I2C4_SDA   SF32LB_PINMUX(PA, 1U, 4U, 0x54U, 1U)

PA01_LPTIM1_ETR

#define PA01_LPTIM1_ETR   SF32LB_PINMUX(PA, 1U, 5U, 0x70U, 2U)

PA01_LPTIM1_IN

#define PA01_LPTIM1_IN   SF32LB_PINMUX(PA, 1U, 5U, 0x70U, 0U)

PA01_LPTIM1_OUT

#define PA01_LPTIM1_OUT   SF32LB_PINMUX(PA, 1U, 5U, 0x70U, 1U)

PA01_LPTIM2_ETR

#define PA01_LPTIM2_ETR   SF32LB_PINMUX(PA, 1U, 5U, 0x74U, 2U)

PA01_LPTIM2_IN

#define PA01_LPTIM2_IN   SF32LB_PINMUX(PA, 1U, 5U, 0x74U, 0U)

PA01_LPTIM2_OUT

#define PA01_LPTIM2_OUT   SF32LB_PINMUX(PA, 1U, 5U, 0x74U, 1U)

PA01_USART1_CTS

#define PA01_USART1_CTS   SF32LB_PINMUX(PA, 1U, 4U, 0x58U, 3U)

PA01_USART1_RTS

#define PA01_USART1_RTS   SF32LB_PINMUX(PA, 1U, 4U, 0x58U, 2U)

PA01_USART1_RXD

#define PA01_USART1_RXD   SF32LB_PINMUX(PA, 1U, 4U, 0x58U, 1U)

PA01_USART1_TXD

#define PA01_USART1_TXD   SF32LB_PINMUX(PA, 1U, 4U, 0x58U, 0U)

PA01_USART2_CTS

#define PA01_USART2_CTS   SF32LB_PINMUX(PA, 1U, 4U, 0x5CU, 3U)

PA01_USART2_RTS

#define PA01_USART2_RTS   SF32LB_PINMUX(PA, 1U, 4U, 0x5CU, 2U)

PA01_USART2_RXD

#define PA01_USART2_RXD   SF32LB_PINMUX(PA, 1U, 4U, 0x5CU, 1U)

PA01_USART2_TXD

#define PA01_USART2_TXD   SF32LB_PINMUX(PA, 1U, 4U, 0x5CU, 0U)

PA01_USART3_CTS

#define PA01_USART3_CTS   SF32LB_PINMUX(PA, 1U, 4U, 0x60U, 3U)

PA01_USART3_RTS

#define PA01_USART3_RTS   SF32LB_PINMUX(PA, 1U, 4U, 0x60U, 2U)

PA01_USART3_RXD

#define PA01_USART3_RXD   SF32LB_PINMUX(PA, 1U, 4U, 0x60U, 1U)

PA01_USART3_TXD

#define PA01_USART3_TXD   SF32LB_PINMUX(PA, 1U, 4U, 0x60U, 0U)

PA02_ATIM1_BK

#define PA02_ATIM1_BK   SF32LB_PINMUX(PA, 2U, 5U, 0x80U, 0U)

PA02_ATIM1_BK2

#define PA02_ATIM1_BK2   SF32LB_PINMUX(PA, 2U, 5U, 0x80U, 1U)

PA02_ATIM1_CH1

#define PA02_ATIM1_CH1   SF32LB_PINMUX(PA, 2U, 5U, 0x78U, 0U)

PA02_ATIM1_CH1N

#define PA02_ATIM1_CH1N   SF32LB_PINMUX(PA, 2U, 5U, 0x7CU, 0U)

PA02_ATIM1_CH2

#define PA02_ATIM1_CH2   SF32LB_PINMUX(PA, 2U, 5U, 0x78U, 1U)

PA02_ATIM1_CH2N

#define PA02_ATIM1_CH2N   SF32LB_PINMUX(PA, 2U, 5U, 0x7CU, 1U)

PA02_ATIM1_CH3

#define PA02_ATIM1_CH3   SF32LB_PINMUX(PA, 2U, 5U, 0x78U, 2U)

PA02_ATIM1_CH3N

#define PA02_ATIM1_CH3N   SF32LB_PINMUX(PA, 2U, 5U, 0x7CU, 2U)

PA02_ATIM1_CH4

#define PA02_ATIM1_CH4   SF32LB_PINMUX(PA, 2U, 5U, 0x78U, 3U)

PA02_ATIM1_ETR

#define PA02_ATIM1_ETR   SF32LB_PINMUX(PA, 2U, 5U, 0x80U, 2U)

PA02_GPIO

#define PA02_GPIO   SF32LB_PINMUX(PA, 2U, 0U, 0U, 0U)

PA02_GPTIM1_CH1

#define PA02_GPTIM1_CH1   SF32LB_PINMUX(PA, 2U, 5U, 0x64U, 0U)

PA02_GPTIM1_CH2

#define PA02_GPTIM1_CH2   SF32LB_PINMUX(PA, 2U, 5U, 0x64U, 1U)

PA02_GPTIM1_CH3

#define PA02_GPTIM1_CH3   SF32LB_PINMUX(PA, 2U, 5U, 0x64U, 2U)

PA02_GPTIM1_CH4

#define PA02_GPTIM1_CH4   SF32LB_PINMUX(PA, 2U, 5U, 0x64U, 3U)

PA02_GPTIM1_ETR

#define PA02_GPTIM1_ETR   SF32LB_PINMUX(PA, 2U, 5U, 0x6CU, 0U)

PA02_GPTIM2_CH1

#define PA02_GPTIM2_CH1   SF32LB_PINMUX(PA, 2U, 5U, 0x68U, 0U)

PA02_GPTIM2_CH2

#define PA02_GPTIM2_CH2   SF32LB_PINMUX(PA, 2U, 5U, 0x68U, 1U)

PA02_GPTIM2_CH3

#define PA02_GPTIM2_CH3   SF32LB_PINMUX(PA, 2U, 5U, 0x68U, 2U)

PA02_GPTIM2_CH4

#define PA02_GPTIM2_CH4   SF32LB_PINMUX(PA, 2U, 5U, 0x68U, 3U)

PA02_GPTIM2_ETR

#define PA02_GPTIM2_ETR   SF32LB_PINMUX(PA, 2U, 5U, 0x6CU, 1U)

PA02_I2C1_SCL

#define PA02_I2C1_SCL   SF32LB_PINMUX(PA, 2U, 4U, 0x48U, 0U)

PA02_I2C1_SDA

#define PA02_I2C1_SDA   SF32LB_PINMUX(PA, 2U, 4U, 0x48U, 1U)

PA02_I2C2_SCL

#define PA02_I2C2_SCL   SF32LB_PINMUX(PA, 2U, 4U, 0x4CU, 0U)

PA02_I2C2_SDA

#define PA02_I2C2_SDA   SF32LB_PINMUX(PA, 2U, 4U, 0x4CU, 1U)

PA02_I2C3_SCL

#define PA02_I2C3_SCL   SF32LB_PINMUX(PA, 2U, 4U, 0x50U, 0U)

PA02_I2C3_SDA

#define PA02_I2C3_SDA   SF32LB_PINMUX(PA, 2U, 4U, 0x50U, 1U)

PA02_I2C4_SCL

#define PA02_I2C4_SCL   SF32LB_PINMUX(PA, 2U, 4U, 0x54U, 0U)

PA02_I2C4_SDA

#define PA02_I2C4_SDA   SF32LB_PINMUX(PA, 2U, 4U, 0x54U, 1U)

PA02_I2S1_MCLK

#define PA02_I2S1_MCLK   SF32LB_PINMUX(PA, 2U, 3U, 0U, 0U)

PA02_LCDC1_8080_TE

#define PA02_LCDC1_8080_TE   SF32LB_PINMUX(PA, 2U, 7U, 0U, 0U)

PA02_LCDC1_JDI_B2

#define PA02_LCDC1_JDI_B2   SF32LB_PINMUX(PA, 2U, 6U, 0U, 0U)

PA02_LCDC1_SPI_TE

#define PA02_LCDC1_SPI_TE   SF32LB_PINMUX(PA, 2U, 1U, 0U, 0U)

PA02_LPTIM1_ETR

#define PA02_LPTIM1_ETR   SF32LB_PINMUX(PA, 2U, 5U, 0x70U, 2U)

PA02_LPTIM1_IN

#define PA02_LPTIM1_IN   SF32LB_PINMUX(PA, 2U, 5U, 0x70U, 0U)

PA02_LPTIM1_OUT

#define PA02_LPTIM1_OUT   SF32LB_PINMUX(PA, 2U, 5U, 0x70U, 1U)

PA02_LPTIM2_ETR

#define PA02_LPTIM2_ETR   SF32LB_PINMUX(PA, 2U, 5U, 0x74U, 2U)

PA02_LPTIM2_IN

#define PA02_LPTIM2_IN   SF32LB_PINMUX(PA, 2U, 5U, 0x74U, 0U)

PA02_LPTIM2_OUT

#define PA02_LPTIM2_OUT   SF32LB_PINMUX(PA, 2U, 5U, 0x74U, 1U)

PA02_USART1_CTS

#define PA02_USART1_CTS   SF32LB_PINMUX(PA, 2U, 4U, 0x58U, 3U)

PA02_USART1_RTS

#define PA02_USART1_RTS   SF32LB_PINMUX(PA, 2U, 4U, 0x58U, 2U)

PA02_USART1_RXD

#define PA02_USART1_RXD   SF32LB_PINMUX(PA, 2U, 4U, 0x58U, 1U)

PA02_USART1_TXD

#define PA02_USART1_TXD   SF32LB_PINMUX(PA, 2U, 4U, 0x58U, 0U)

PA02_USART2_CTS

#define PA02_USART2_CTS   SF32LB_PINMUX(PA, 2U, 4U, 0x5CU, 3U)

PA02_USART2_RTS

#define PA02_USART2_RTS   SF32LB_PINMUX(PA, 2U, 4U, 0x5CU, 2U)

PA02_USART2_RXD

#define PA02_USART2_RXD   SF32LB_PINMUX(PA, 2U, 4U, 0x5CU, 1U)

PA02_USART2_TXD

#define PA02_USART2_TXD   SF32LB_PINMUX(PA, 2U, 4U, 0x5CU, 0U)

PA02_USART3_CTS

#define PA02_USART3_CTS   SF32LB_PINMUX(PA, 2U, 4U, 0x60U, 3U)

PA02_USART3_RTS

#define PA02_USART3_RTS   SF32LB_PINMUX(PA, 2U, 4U, 0x60U, 2U)

PA02_USART3_RXD

#define PA02_USART3_RXD   SF32LB_PINMUX(PA, 2U, 4U, 0x60U, 1U)

PA02_USART3_TXD

#define PA02_USART3_TXD   SF32LB_PINMUX(PA, 2U, 4U, 0x60U, 0U)

PA03_ATIM1_BK

#define PA03_ATIM1_BK   SF32LB_PINMUX(PA, 3U, 5U, 0x80U, 0U)

PA03_ATIM1_BK2

#define PA03_ATIM1_BK2   SF32LB_PINMUX(PA, 3U, 5U, 0x80U, 1U)

PA03_ATIM1_CH1

#define PA03_ATIM1_CH1   SF32LB_PINMUX(PA, 3U, 5U, 0x78U, 0U)

PA03_ATIM1_CH1N

#define PA03_ATIM1_CH1N   SF32LB_PINMUX(PA, 3U, 5U, 0x7CU, 0U)

PA03_ATIM1_CH2

#define PA03_ATIM1_CH2   SF32LB_PINMUX(PA, 3U, 5U, 0x78U, 1U)

PA03_ATIM1_CH2N

#define PA03_ATIM1_CH2N   SF32LB_PINMUX(PA, 3U, 5U, 0x7CU, 1U)

PA03_ATIM1_CH3

#define PA03_ATIM1_CH3   SF32LB_PINMUX(PA, 3U, 5U, 0x78U, 2U)

PA03_ATIM1_CH3N

#define PA03_ATIM1_CH3N   SF32LB_PINMUX(PA, 3U, 5U, 0x7CU, 2U)

PA03_ATIM1_CH4

#define PA03_ATIM1_CH4   SF32LB_PINMUX(PA, 3U, 5U, 0x78U, 3U)

PA03_ATIM1_ETR

#define PA03_ATIM1_ETR   SF32LB_PINMUX(PA, 3U, 5U, 0x80U, 2U)

PA03_GPIO

#define PA03_GPIO   SF32LB_PINMUX(PA, 3U, 0U, 0U, 0U)

PA03_GPTIM1_CH1

#define PA03_GPTIM1_CH1   SF32LB_PINMUX(PA, 3U, 5U, 0x64U, 0U)

PA03_GPTIM1_CH2

#define PA03_GPTIM1_CH2   SF32LB_PINMUX(PA, 3U, 5U, 0x64U, 1U)

PA03_GPTIM1_CH3

#define PA03_GPTIM1_CH3   SF32LB_PINMUX(PA, 3U, 5U, 0x64U, 2U)

PA03_GPTIM1_CH4

#define PA03_GPTIM1_CH4   SF32LB_PINMUX(PA, 3U, 5U, 0x64U, 3U)

PA03_GPTIM1_ETR

#define PA03_GPTIM1_ETR   SF32LB_PINMUX(PA, 3U, 5U, 0x6CU, 0U)

PA03_GPTIM2_CH1

#define PA03_GPTIM2_CH1   SF32LB_PINMUX(PA, 3U, 5U, 0x68U, 0U)

PA03_GPTIM2_CH2

#define PA03_GPTIM2_CH2   SF32LB_PINMUX(PA, 3U, 5U, 0x68U, 1U)

PA03_GPTIM2_CH3

#define PA03_GPTIM2_CH3   SF32LB_PINMUX(PA, 3U, 5U, 0x68U, 2U)

PA03_GPTIM2_CH4

#define PA03_GPTIM2_CH4   SF32LB_PINMUX(PA, 3U, 5U, 0x68U, 3U)

PA03_GPTIM2_ETR

#define PA03_GPTIM2_ETR   SF32LB_PINMUX(PA, 3U, 5U, 0x6CU, 1U)

PA03_I2C1_SCL

#define PA03_I2C1_SCL   SF32LB_PINMUX(PA, 3U, 4U, 0x48U, 0U)

PA03_I2C1_SDA

#define PA03_I2C1_SDA   SF32LB_PINMUX(PA, 3U, 4U, 0x48U, 1U)

PA03_I2C2_SCL

#define PA03_I2C2_SCL   SF32LB_PINMUX(PA, 3U, 4U, 0x4CU, 0U)

PA03_I2C2_SDA

#define PA03_I2C2_SDA   SF32LB_PINMUX(PA, 3U, 4U, 0x4CU, 1U)

PA03_I2C3_SCL

#define PA03_I2C3_SCL   SF32LB_PINMUX(PA, 3U, 4U, 0x50U, 0U)

PA03_I2C3_SDA

#define PA03_I2C3_SDA   SF32LB_PINMUX(PA, 3U, 4U, 0x50U, 1U)

PA03_I2C4_SCL

#define PA03_I2C4_SCL   SF32LB_PINMUX(PA, 3U, 4U, 0x54U, 0U)

PA03_I2C4_SDA

#define PA03_I2C4_SDA   SF32LB_PINMUX(PA, 3U, 4U, 0x54U, 1U)

PA03_I2S1_SDO

#define PA03_I2S1_SDO   SF32LB_PINMUX(PA, 3U, 3U, 0U, 0U)

PA03_LCDC1_8080_CS

#define PA03_LCDC1_8080_CS   SF32LB_PINMUX(PA, 3U, 7U, 0U, 0U)

PA03_LCDC1_JDI_B1

#define PA03_LCDC1_JDI_B1   SF32LB_PINMUX(PA, 3U, 6U, 0U, 0U)

PA03_LCDC1_SPI_CS

#define PA03_LCDC1_SPI_CS   SF32LB_PINMUX(PA, 3U, 1U, 0U, 0U)

PA03_LPTIM1_ETR

#define PA03_LPTIM1_ETR   SF32LB_PINMUX(PA, 3U, 5U, 0x70U, 2U)

PA03_LPTIM1_IN

#define PA03_LPTIM1_IN   SF32LB_PINMUX(PA, 3U, 5U, 0x70U, 0U)

PA03_LPTIM1_OUT

#define PA03_LPTIM1_OUT   SF32LB_PINMUX(PA, 3U, 5U, 0x70U, 1U)

PA03_LPTIM2_ETR

#define PA03_LPTIM2_ETR   SF32LB_PINMUX(PA, 3U, 5U, 0x74U, 2U)

PA03_LPTIM2_IN

#define PA03_LPTIM2_IN   SF32LB_PINMUX(PA, 3U, 5U, 0x74U, 0U)

PA03_LPTIM2_OUT

#define PA03_LPTIM2_OUT   SF32LB_PINMUX(PA, 3U, 5U, 0x74U, 1U)

PA03_USART1_CTS

#define PA03_USART1_CTS   SF32LB_PINMUX(PA, 3U, 4U, 0x58U, 3U)

PA03_USART1_RTS

#define PA03_USART1_RTS   SF32LB_PINMUX(PA, 3U, 4U, 0x58U, 2U)

PA03_USART1_RXD

#define PA03_USART1_RXD   SF32LB_PINMUX(PA, 3U, 4U, 0x58U, 1U)

PA03_USART1_TXD

#define PA03_USART1_TXD   SF32LB_PINMUX(PA, 3U, 4U, 0x58U, 0U)

PA03_USART2_CTS

#define PA03_USART2_CTS   SF32LB_PINMUX(PA, 3U, 4U, 0x5CU, 3U)

PA03_USART2_RTS

#define PA03_USART2_RTS   SF32LB_PINMUX(PA, 3U, 4U, 0x5CU, 2U)

PA03_USART2_RXD

#define PA03_USART2_RXD   SF32LB_PINMUX(PA, 3U, 4U, 0x5CU, 1U)

PA03_USART2_TXD

#define PA03_USART2_TXD   SF32LB_PINMUX(PA, 3U, 4U, 0x5CU, 0U)

PA03_USART3_CTS

#define PA03_USART3_CTS   SF32LB_PINMUX(PA, 3U, 4U, 0x60U, 3U)

PA03_USART3_RTS

#define PA03_USART3_RTS   SF32LB_PINMUX(PA, 3U, 4U, 0x60U, 2U)

PA03_USART3_RXD

#define PA03_USART3_RXD   SF32LB_PINMUX(PA, 3U, 4U, 0x60U, 1U)

PA03_USART3_TXD

#define PA03_USART3_TXD   SF32LB_PINMUX(PA, 3U, 4U, 0x60U, 0U)

PA04_ATIM1_BK

#define PA04_ATIM1_BK   SF32LB_PINMUX(PA, 4U, 5U, 0x80U, 0U)

PA04_ATIM1_BK2

#define PA04_ATIM1_BK2   SF32LB_PINMUX(PA, 4U, 5U, 0x80U, 1U)

PA04_ATIM1_CH1

#define PA04_ATIM1_CH1   SF32LB_PINMUX(PA, 4U, 5U, 0x78U, 0U)

PA04_ATIM1_CH1N

#define PA04_ATIM1_CH1N   SF32LB_PINMUX(PA, 4U, 5U, 0x7CU, 0U)

PA04_ATIM1_CH2

#define PA04_ATIM1_CH2   SF32LB_PINMUX(PA, 4U, 5U, 0x78U, 1U)

PA04_ATIM1_CH2N

#define PA04_ATIM1_CH2N   SF32LB_PINMUX(PA, 4U, 5U, 0x7CU, 1U)

PA04_ATIM1_CH3

#define PA04_ATIM1_CH3   SF32LB_PINMUX(PA, 4U, 5U, 0x78U, 2U)

PA04_ATIM1_CH3N

#define PA04_ATIM1_CH3N   SF32LB_PINMUX(PA, 4U, 5U, 0x7CU, 2U)

PA04_ATIM1_CH4

#define PA04_ATIM1_CH4   SF32LB_PINMUX(PA, 4U, 5U, 0x78U, 3U)

PA04_ATIM1_ETR

#define PA04_ATIM1_ETR   SF32LB_PINMUX(PA, 4U, 5U, 0x80U, 2U)

PA04_GPIO

#define PA04_GPIO   SF32LB_PINMUX(PA, 4U, 0U, 0U, 0U)

PA04_GPTIM1_CH1

#define PA04_GPTIM1_CH1   SF32LB_PINMUX(PA, 4U, 5U, 0x64U, 0U)

PA04_GPTIM1_CH2

#define PA04_GPTIM1_CH2   SF32LB_PINMUX(PA, 4U, 5U, 0x64U, 1U)

PA04_GPTIM1_CH3

#define PA04_GPTIM1_CH3   SF32LB_PINMUX(PA, 4U, 5U, 0x64U, 2U)

PA04_GPTIM1_CH4

#define PA04_GPTIM1_CH4   SF32LB_PINMUX(PA, 4U, 5U, 0x64U, 3U)

PA04_GPTIM1_ETR

#define PA04_GPTIM1_ETR   SF32LB_PINMUX(PA, 4U, 5U, 0x6CU, 0U)

PA04_GPTIM2_CH1

#define PA04_GPTIM2_CH1   SF32LB_PINMUX(PA, 4U, 5U, 0x68U, 0U)

PA04_GPTIM2_CH2

#define PA04_GPTIM2_CH2   SF32LB_PINMUX(PA, 4U, 5U, 0x68U, 1U)

PA04_GPTIM2_CH3

#define PA04_GPTIM2_CH3   SF32LB_PINMUX(PA, 4U, 5U, 0x68U, 2U)

PA04_GPTIM2_CH4

#define PA04_GPTIM2_CH4   SF32LB_PINMUX(PA, 4U, 5U, 0x68U, 3U)

PA04_GPTIM2_ETR

#define PA04_GPTIM2_ETR   SF32LB_PINMUX(PA, 4U, 5U, 0x6CU, 1U)

PA04_I2C1_SCL

#define PA04_I2C1_SCL   SF32LB_PINMUX(PA, 4U, 4U, 0x48U, 0U)

PA04_I2C1_SDA

#define PA04_I2C1_SDA   SF32LB_PINMUX(PA, 4U, 4U, 0x48U, 1U)

PA04_I2C2_SCL

#define PA04_I2C2_SCL   SF32LB_PINMUX(PA, 4U, 4U, 0x4CU, 0U)

PA04_I2C2_SDA

#define PA04_I2C2_SDA   SF32LB_PINMUX(PA, 4U, 4U, 0x4CU, 1U)

PA04_I2C3_SCL

#define PA04_I2C3_SCL   SF32LB_PINMUX(PA, 4U, 4U, 0x50U, 0U)

PA04_I2C3_SDA

#define PA04_I2C3_SDA   SF32LB_PINMUX(PA, 4U, 4U, 0x50U, 1U)

PA04_I2C4_SCL

#define PA04_I2C4_SCL   SF32LB_PINMUX(PA, 4U, 4U, 0x54U, 0U)

PA04_I2C4_SDA

#define PA04_I2C4_SDA   SF32LB_PINMUX(PA, 4U, 4U, 0x54U, 1U)

PA04_I2S1_SDI

#define PA04_I2S1_SDI   SF32LB_PINMUX(PA, 4U, 3U, 0U, 0U)

PA04_LCDC1_8080_WR

#define PA04_LCDC1_8080_WR   SF32LB_PINMUX(PA, 4U, 7U, 0U, 0U)

PA04_LCDC1_JDI_G1

#define PA04_LCDC1_JDI_G1   SF32LB_PINMUX(PA, 4U, 6U, 0U, 0U)

PA04_LCDC1_SPI_CLK

#define PA04_LCDC1_SPI_CLK   SF32LB_PINMUX(PA, 4U, 1U, 0U, 0U)

PA04_LPTIM1_ETR

#define PA04_LPTIM1_ETR   SF32LB_PINMUX(PA, 4U, 5U, 0x70U, 2U)

PA04_LPTIM1_IN

#define PA04_LPTIM1_IN   SF32LB_PINMUX(PA, 4U, 5U, 0x70U, 0U)

PA04_LPTIM1_OUT

#define PA04_LPTIM1_OUT   SF32LB_PINMUX(PA, 4U, 5U, 0x70U, 1U)

PA04_LPTIM2_ETR

#define PA04_LPTIM2_ETR   SF32LB_PINMUX(PA, 4U, 5U, 0x74U, 2U)

PA04_LPTIM2_IN

#define PA04_LPTIM2_IN   SF32LB_PINMUX(PA, 4U, 5U, 0x74U, 0U)

PA04_LPTIM2_OUT

#define PA04_LPTIM2_OUT   SF32LB_PINMUX(PA, 4U, 5U, 0x74U, 1U)

PA04_USART1_CTS

#define PA04_USART1_CTS   SF32LB_PINMUX(PA, 4U, 4U, 0x58U, 3U)

PA04_USART1_RTS

#define PA04_USART1_RTS   SF32LB_PINMUX(PA, 4U, 4U, 0x58U, 2U)

PA04_USART1_RXD

#define PA04_USART1_RXD   SF32LB_PINMUX(PA, 4U, 4U, 0x58U, 1U)

PA04_USART1_TXD

#define PA04_USART1_TXD   SF32LB_PINMUX(PA, 4U, 4U, 0x58U, 0U)

PA04_USART2_CTS

#define PA04_USART2_CTS   SF32LB_PINMUX(PA, 4U, 4U, 0x5CU, 3U)

PA04_USART2_RTS

#define PA04_USART2_RTS   SF32LB_PINMUX(PA, 4U, 4U, 0x5CU, 2U)

PA04_USART2_RXD

#define PA04_USART2_RXD   SF32LB_PINMUX(PA, 4U, 4U, 0x5CU, 1U)

PA04_USART2_TXD

#define PA04_USART2_TXD   SF32LB_PINMUX(PA, 4U, 4U, 0x5CU, 0U)

PA04_USART3_CTS

#define PA04_USART3_CTS   SF32LB_PINMUX(PA, 4U, 4U, 0x60U, 3U)

PA04_USART3_RTS

#define PA04_USART3_RTS   SF32LB_PINMUX(PA, 4U, 4U, 0x60U, 2U)

PA04_USART3_RXD

#define PA04_USART3_RXD   SF32LB_PINMUX(PA, 4U, 4U, 0x60U, 1U)

PA04_USART3_TXD

#define PA04_USART3_TXD   SF32LB_PINMUX(PA, 4U, 4U, 0x60U, 0U)

PA05_ATIM1_BK

#define PA05_ATIM1_BK   SF32LB_PINMUX(PA, 5U, 5U, 0x80U, 0U)

PA05_ATIM1_BK2

#define PA05_ATIM1_BK2   SF32LB_PINMUX(PA, 5U, 5U, 0x80U, 1U)

PA05_ATIM1_CH1

#define PA05_ATIM1_CH1   SF32LB_PINMUX(PA, 5U, 5U, 0x78U, 0U)

PA05_ATIM1_CH1N

#define PA05_ATIM1_CH1N   SF32LB_PINMUX(PA, 5U, 5U, 0x7CU, 0U)

PA05_ATIM1_CH2

#define PA05_ATIM1_CH2   SF32LB_PINMUX(PA, 5U, 5U, 0x78U, 1U)

PA05_ATIM1_CH2N

#define PA05_ATIM1_CH2N   SF32LB_PINMUX(PA, 5U, 5U, 0x7CU, 1U)

PA05_ATIM1_CH3

#define PA05_ATIM1_CH3   SF32LB_PINMUX(PA, 5U, 5U, 0x78U, 2U)

PA05_ATIM1_CH3N

#define PA05_ATIM1_CH3N   SF32LB_PINMUX(PA, 5U, 5U, 0x7CU, 2U)

PA05_ATIM1_CH4

#define PA05_ATIM1_CH4   SF32LB_PINMUX(PA, 5U, 5U, 0x78U, 3U)

PA05_ATIM1_ETR

#define PA05_ATIM1_ETR   SF32LB_PINMUX(PA, 5U, 5U, 0x80U, 2U)

PA05_GPIO

#define PA05_GPIO   SF32LB_PINMUX(PA, 5U, 0U, 0U, 0U)

PA05_GPTIM1_CH1

#define PA05_GPTIM1_CH1   SF32LB_PINMUX(PA, 5U, 5U, 0x64U, 0U)

PA05_GPTIM1_CH2

#define PA05_GPTIM1_CH2   SF32LB_PINMUX(PA, 5U, 5U, 0x64U, 1U)

PA05_GPTIM1_CH3

#define PA05_GPTIM1_CH3   SF32LB_PINMUX(PA, 5U, 5U, 0x64U, 2U)

PA05_GPTIM1_CH4

#define PA05_GPTIM1_CH4   SF32LB_PINMUX(PA, 5U, 5U, 0x64U, 3U)

PA05_GPTIM1_ETR

#define PA05_GPTIM1_ETR   SF32LB_PINMUX(PA, 5U, 5U, 0x6CU, 0U)

PA05_GPTIM2_CH1

#define PA05_GPTIM2_CH1   SF32LB_PINMUX(PA, 5U, 5U, 0x68U, 0U)

PA05_GPTIM2_CH2

#define PA05_GPTIM2_CH2   SF32LB_PINMUX(PA, 5U, 5U, 0x68U, 1U)

PA05_GPTIM2_CH3

#define PA05_GPTIM2_CH3   SF32LB_PINMUX(PA, 5U, 5U, 0x68U, 2U)

PA05_GPTIM2_CH4

#define PA05_GPTIM2_CH4   SF32LB_PINMUX(PA, 5U, 5U, 0x68U, 3U)

PA05_GPTIM2_ETR

#define PA05_GPTIM2_ETR   SF32LB_PINMUX(PA, 5U, 5U, 0x6CU, 1U)

PA05_I2C1_SCL

#define PA05_I2C1_SCL   SF32LB_PINMUX(PA, 5U, 4U, 0x48U, 0U)

PA05_I2C1_SDA

#define PA05_I2C1_SDA   SF32LB_PINMUX(PA, 5U, 4U, 0x48U, 1U)

PA05_I2C2_SCL

#define PA05_I2C2_SCL   SF32LB_PINMUX(PA, 5U, 4U, 0x4CU, 0U)

PA05_I2C2_SDA

#define PA05_I2C2_SDA   SF32LB_PINMUX(PA, 5U, 4U, 0x4CU, 1U)

PA05_I2C3_SCL

#define PA05_I2C3_SCL   SF32LB_PINMUX(PA, 5U, 4U, 0x50U, 0U)

PA05_I2C3_SDA

#define PA05_I2C3_SDA   SF32LB_PINMUX(PA, 5U, 4U, 0x50U, 1U)

PA05_I2C4_SCL

#define PA05_I2C4_SCL   SF32LB_PINMUX(PA, 5U, 4U, 0x54U, 0U)

PA05_I2C4_SDA

#define PA05_I2C4_SDA   SF32LB_PINMUX(PA, 5U, 4U, 0x54U, 1U)

PA05_I2S1_BCK

#define PA05_I2S1_BCK   SF32LB_PINMUX(PA, 5U, 3U, 0U, 0U)

PA05_LCDC1_8080_RD

#define PA05_LCDC1_8080_RD   SF32LB_PINMUX(PA, 5U, 7U, 0U, 0U)

PA05_LCDC1_JDI_R1

#define PA05_LCDC1_JDI_R1   SF32LB_PINMUX(PA, 5U, 6U, 0U, 0U)

PA05_LCDC1_SPI_DIO0

#define PA05_LCDC1_SPI_DIO0   SF32LB_PINMUX(PA, 5U, 1U, 0U, 0U)

PA05_LPTIM1_ETR

#define PA05_LPTIM1_ETR   SF32LB_PINMUX(PA, 5U, 5U, 0x70U, 2U)

PA05_LPTIM1_IN

#define PA05_LPTIM1_IN   SF32LB_PINMUX(PA, 5U, 5U, 0x70U, 0U)

PA05_LPTIM1_OUT

#define PA05_LPTIM1_OUT   SF32LB_PINMUX(PA, 5U, 5U, 0x70U, 1U)

PA05_LPTIM2_ETR

#define PA05_LPTIM2_ETR   SF32LB_PINMUX(PA, 5U, 5U, 0x74U, 2U)

PA05_LPTIM2_IN

#define PA05_LPTIM2_IN   SF32LB_PINMUX(PA, 5U, 5U, 0x74U, 0U)

PA05_LPTIM2_OUT

#define PA05_LPTIM2_OUT   SF32LB_PINMUX(PA, 5U, 5U, 0x74U, 1U)

PA05_USART1_CTS

#define PA05_USART1_CTS   SF32LB_PINMUX(PA, 5U, 4U, 0x58U, 3U)

PA05_USART1_RTS

#define PA05_USART1_RTS   SF32LB_PINMUX(PA, 5U, 4U, 0x58U, 2U)

PA05_USART1_RXD

#define PA05_USART1_RXD   SF32LB_PINMUX(PA, 5U, 4U, 0x58U, 1U)

PA05_USART1_TXD

#define PA05_USART1_TXD   SF32LB_PINMUX(PA, 5U, 4U, 0x58U, 0U)

PA05_USART2_CTS

#define PA05_USART2_CTS   SF32LB_PINMUX(PA, 5U, 4U, 0x5CU, 3U)

PA05_USART2_RTS

#define PA05_USART2_RTS   SF32LB_PINMUX(PA, 5U, 4U, 0x5CU, 2U)

PA05_USART2_RXD

#define PA05_USART2_RXD   SF32LB_PINMUX(PA, 5U, 4U, 0x5CU, 1U)

PA05_USART2_TXD

#define PA05_USART2_TXD   SF32LB_PINMUX(PA, 5U, 4U, 0x5CU, 0U)

PA05_USART3_CTS

#define PA05_USART3_CTS   SF32LB_PINMUX(PA, 5U, 4U, 0x60U, 3U)

PA05_USART3_RTS

#define PA05_USART3_RTS   SF32LB_PINMUX(PA, 5U, 4U, 0x60U, 2U)

PA05_USART3_RXD

#define PA05_USART3_RXD   SF32LB_PINMUX(PA, 5U, 4U, 0x60U, 1U)

PA05_USART3_TXD

#define PA05_USART3_TXD   SF32LB_PINMUX(PA, 5U, 4U, 0x60U, 0U)

PA06_ATIM1_BK

#define PA06_ATIM1_BK   SF32LB_PINMUX(PA, 6U, 5U, 0x80U, 0U)

PA06_ATIM1_BK2

#define PA06_ATIM1_BK2   SF32LB_PINMUX(PA, 6U, 5U, 0x80U, 1U)

PA06_ATIM1_CH1

#define PA06_ATIM1_CH1   SF32LB_PINMUX(PA, 6U, 5U, 0x78U, 0U)

PA06_ATIM1_CH1N

#define PA06_ATIM1_CH1N   SF32LB_PINMUX(PA, 6U, 5U, 0x7CU, 0U)

PA06_ATIM1_CH2

#define PA06_ATIM1_CH2   SF32LB_PINMUX(PA, 6U, 5U, 0x78U, 1U)

PA06_ATIM1_CH2N

#define PA06_ATIM1_CH2N   SF32LB_PINMUX(PA, 6U, 5U, 0x7CU, 1U)

PA06_ATIM1_CH3

#define PA06_ATIM1_CH3   SF32LB_PINMUX(PA, 6U, 5U, 0x78U, 2U)

PA06_ATIM1_CH3N

#define PA06_ATIM1_CH3N   SF32LB_PINMUX(PA, 6U, 5U, 0x7CU, 2U)

PA06_ATIM1_CH4

#define PA06_ATIM1_CH4   SF32LB_PINMUX(PA, 6U, 5U, 0x78U, 3U)

PA06_ATIM1_ETR

#define PA06_ATIM1_ETR   SF32LB_PINMUX(PA, 6U, 5U, 0x80U, 2U)

PA06_GPIO

#define PA06_GPIO   SF32LB_PINMUX(PA, 6U, 0U, 0U, 0U)

PA06_GPTIM1_CH1

#define PA06_GPTIM1_CH1   SF32LB_PINMUX(PA, 6U, 5U, 0x64U, 0U)

PA06_GPTIM1_CH2

#define PA06_GPTIM1_CH2   SF32LB_PINMUX(PA, 6U, 5U, 0x64U, 1U)

PA06_GPTIM1_CH3

#define PA06_GPTIM1_CH3   SF32LB_PINMUX(PA, 6U, 5U, 0x64U, 2U)

PA06_GPTIM1_CH4

#define PA06_GPTIM1_CH4   SF32LB_PINMUX(PA, 6U, 5U, 0x64U, 3U)

PA06_GPTIM1_ETR

#define PA06_GPTIM1_ETR   SF32LB_PINMUX(PA, 6U, 5U, 0x6CU, 0U)

PA06_GPTIM2_CH1

#define PA06_GPTIM2_CH1   SF32LB_PINMUX(PA, 6U, 5U, 0x68U, 0U)

PA06_GPTIM2_CH2

#define PA06_GPTIM2_CH2   SF32LB_PINMUX(PA, 6U, 5U, 0x68U, 1U)

PA06_GPTIM2_CH3

#define PA06_GPTIM2_CH3   SF32LB_PINMUX(PA, 6U, 5U, 0x68U, 2U)

PA06_GPTIM2_CH4

#define PA06_GPTIM2_CH4   SF32LB_PINMUX(PA, 6U, 5U, 0x68U, 3U)

PA06_GPTIM2_ETR

#define PA06_GPTIM2_ETR   SF32LB_PINMUX(PA, 6U, 5U, 0x6CU, 1U)

PA06_I2C1_SCL

#define PA06_I2C1_SCL   SF32LB_PINMUX(PA, 6U, 4U, 0x48U, 0U)

PA06_I2C1_SDA

#define PA06_I2C1_SDA   SF32LB_PINMUX(PA, 6U, 4U, 0x48U, 1U)

PA06_I2C2_SCL

#define PA06_I2C2_SCL   SF32LB_PINMUX(PA, 6U, 4U, 0x4CU, 0U)

PA06_I2C2_SDA

#define PA06_I2C2_SDA   SF32LB_PINMUX(PA, 6U, 4U, 0x4CU, 1U)

PA06_I2C3_SCL

#define PA06_I2C3_SCL   SF32LB_PINMUX(PA, 6U, 4U, 0x50U, 0U)

PA06_I2C3_SDA

#define PA06_I2C3_SDA   SF32LB_PINMUX(PA, 6U, 4U, 0x50U, 1U)

PA06_I2C4_SCL

#define PA06_I2C4_SCL   SF32LB_PINMUX(PA, 6U, 4U, 0x54U, 0U)

PA06_I2C4_SDA

#define PA06_I2C4_SDA   SF32LB_PINMUX(PA, 6U, 4U, 0x54U, 1U)

PA06_I2S1_LRCK

#define PA06_I2S1_LRCK   SF32LB_PINMUX(PA, 6U, 3U, 0U, 0U)

PA06_LCDC1_8080_DC

#define PA06_LCDC1_8080_DC   SF32LB_PINMUX(PA, 6U, 7U, 0U, 0U)

PA06_LCDC1_JDI_HST

#define PA06_LCDC1_JDI_HST   SF32LB_PINMUX(PA, 6U, 6U, 0U, 0U)

PA06_LCDC1_SPI_DIO1

#define PA06_LCDC1_SPI_DIO1   SF32LB_PINMUX(PA, 6U, 1U, 0U, 0U)

PA06_LPTIM1_ETR

#define PA06_LPTIM1_ETR   SF32LB_PINMUX(PA, 6U, 5U, 0x70U, 2U)

PA06_LPTIM1_IN

#define PA06_LPTIM1_IN   SF32LB_PINMUX(PA, 6U, 5U, 0x70U, 0U)

PA06_LPTIM1_OUT

#define PA06_LPTIM1_OUT   SF32LB_PINMUX(PA, 6U, 5U, 0x70U, 1U)

PA06_LPTIM2_ETR

#define PA06_LPTIM2_ETR   SF32LB_PINMUX(PA, 6U, 5U, 0x74U, 2U)

PA06_LPTIM2_IN

#define PA06_LPTIM2_IN   SF32LB_PINMUX(PA, 6U, 5U, 0x74U, 0U)

PA06_LPTIM2_OUT

#define PA06_LPTIM2_OUT   SF32LB_PINMUX(PA, 6U, 5U, 0x74U, 1U)

PA06_USART1_CTS

#define PA06_USART1_CTS   SF32LB_PINMUX(PA, 6U, 4U, 0x58U, 3U)

PA06_USART1_RTS

#define PA06_USART1_RTS   SF32LB_PINMUX(PA, 6U, 4U, 0x58U, 2U)

PA06_USART1_RXD

#define PA06_USART1_RXD   SF32LB_PINMUX(PA, 6U, 4U, 0x58U, 1U)

PA06_USART1_TXD

#define PA06_USART1_TXD   SF32LB_PINMUX(PA, 6U, 4U, 0x58U, 0U)

PA06_USART2_CTS

#define PA06_USART2_CTS   SF32LB_PINMUX(PA, 6U, 4U, 0x5CU, 3U)

PA06_USART2_RTS

#define PA06_USART2_RTS   SF32LB_PINMUX(PA, 6U, 4U, 0x5CU, 2U)

PA06_USART2_RXD

#define PA06_USART2_RXD   SF32LB_PINMUX(PA, 6U, 4U, 0x5CU, 1U)

PA06_USART2_TXD

#define PA06_USART2_TXD   SF32LB_PINMUX(PA, 6U, 4U, 0x5CU, 0U)

PA06_USART3_CTS

#define PA06_USART3_CTS   SF32LB_PINMUX(PA, 6U, 4U, 0x60U, 3U)

PA06_USART3_RTS

#define PA06_USART3_RTS   SF32LB_PINMUX(PA, 6U, 4U, 0x60U, 2U)

PA06_USART3_RXD

#define PA06_USART3_RXD   SF32LB_PINMUX(PA, 6U, 4U, 0x60U, 1U)

PA06_USART3_TXD

#define PA06_USART3_TXD   SF32LB_PINMUX(PA, 6U, 4U, 0x60U, 0U)

PA07_ATIM1_BK

#define PA07_ATIM1_BK   SF32LB_PINMUX(PA, 7U, 5U, 0x80U, 0U)

PA07_ATIM1_BK2

#define PA07_ATIM1_BK2   SF32LB_PINMUX(PA, 7U, 5U, 0x80U, 1U)

PA07_ATIM1_CH1

#define PA07_ATIM1_CH1   SF32LB_PINMUX(PA, 7U, 5U, 0x78U, 0U)

PA07_ATIM1_CH1N

#define PA07_ATIM1_CH1N   SF32LB_PINMUX(PA, 7U, 5U, 0x7CU, 0U)

PA07_ATIM1_CH2

#define PA07_ATIM1_CH2   SF32LB_PINMUX(PA, 7U, 5U, 0x78U, 1U)

PA07_ATIM1_CH2N

#define PA07_ATIM1_CH2N   SF32LB_PINMUX(PA, 7U, 5U, 0x7CU, 1U)

PA07_ATIM1_CH3

#define PA07_ATIM1_CH3   SF32LB_PINMUX(PA, 7U, 5U, 0x78U, 2U)

PA07_ATIM1_CH3N

#define PA07_ATIM1_CH3N   SF32LB_PINMUX(PA, 7U, 5U, 0x7CU, 2U)

PA07_ATIM1_CH4

#define PA07_ATIM1_CH4   SF32LB_PINMUX(PA, 7U, 5U, 0x78U, 3U)

PA07_ATIM1_ETR

#define PA07_ATIM1_ETR   SF32LB_PINMUX(PA, 7U, 5U, 0x80U, 2U)

PA07_GPIO

#define PA07_GPIO   SF32LB_PINMUX(PA, 7U, 0U, 0U, 0U)

PA07_GPTIM1_CH1

#define PA07_GPTIM1_CH1   SF32LB_PINMUX(PA, 7U, 5U, 0x64U, 0U)

PA07_GPTIM1_CH2

#define PA07_GPTIM1_CH2   SF32LB_PINMUX(PA, 7U, 5U, 0x64U, 1U)

PA07_GPTIM1_CH3

#define PA07_GPTIM1_CH3   SF32LB_PINMUX(PA, 7U, 5U, 0x64U, 2U)

PA07_GPTIM1_CH4

#define PA07_GPTIM1_CH4   SF32LB_PINMUX(PA, 7U, 5U, 0x64U, 3U)

PA07_GPTIM1_ETR

#define PA07_GPTIM1_ETR   SF32LB_PINMUX(PA, 7U, 5U, 0x6CU, 0U)

PA07_GPTIM2_CH1

#define PA07_GPTIM2_CH1   SF32LB_PINMUX(PA, 7U, 5U, 0x68U, 0U)

PA07_GPTIM2_CH2

#define PA07_GPTIM2_CH2   SF32LB_PINMUX(PA, 7U, 5U, 0x68U, 1U)

PA07_GPTIM2_CH3

#define PA07_GPTIM2_CH3   SF32LB_PINMUX(PA, 7U, 5U, 0x68U, 2U)

PA07_GPTIM2_CH4

#define PA07_GPTIM2_CH4   SF32LB_PINMUX(PA, 7U, 5U, 0x68U, 3U)

PA07_GPTIM2_ETR

#define PA07_GPTIM2_ETR   SF32LB_PINMUX(PA, 7U, 5U, 0x6CU, 1U)

PA07_I2C1_SCL

#define PA07_I2C1_SCL   SF32LB_PINMUX(PA, 7U, 4U, 0x48U, 0U)

PA07_I2C1_SDA

#define PA07_I2C1_SDA   SF32LB_PINMUX(PA, 7U, 4U, 0x48U, 1U)

PA07_I2C2_SCL

#define PA07_I2C2_SCL   SF32LB_PINMUX(PA, 7U, 4U, 0x4CU, 0U)

PA07_I2C2_SDA

#define PA07_I2C2_SDA   SF32LB_PINMUX(PA, 7U, 4U, 0x4CU, 1U)

PA07_I2C3_SCL

#define PA07_I2C3_SCL   SF32LB_PINMUX(PA, 7U, 4U, 0x50U, 0U)

PA07_I2C3_SDA

#define PA07_I2C3_SDA   SF32LB_PINMUX(PA, 7U, 4U, 0x50U, 1U)

PA07_I2C4_SCL

#define PA07_I2C4_SCL   SF32LB_PINMUX(PA, 7U, 4U, 0x54U, 0U)

PA07_I2C4_SDA

#define PA07_I2C4_SDA   SF32LB_PINMUX(PA, 7U, 4U, 0x54U, 1U)

PA07_LCDC1_8080_DIO0

#define PA07_LCDC1_8080_DIO0   SF32LB_PINMUX(PA, 7U, 7U, 0U, 0U)

PA07_LCDC1_JDI_ENB

#define PA07_LCDC1_JDI_ENB   SF32LB_PINMUX(PA, 7U, 6U, 0U, 0U)

PA07_LCDC1_SPI_DIO2

#define PA07_LCDC1_SPI_DIO2   SF32LB_PINMUX(PA, 7U, 1U, 0U, 0U)

PA07_LPTIM1_ETR

#define PA07_LPTIM1_ETR   SF32LB_PINMUX(PA, 7U, 5U, 0x70U, 2U)

PA07_LPTIM1_IN

#define PA07_LPTIM1_IN   SF32LB_PINMUX(PA, 7U, 5U, 0x70U, 0U)

PA07_LPTIM1_OUT

#define PA07_LPTIM1_OUT   SF32LB_PINMUX(PA, 7U, 5U, 0x70U, 1U)

PA07_LPTIM2_ETR

#define PA07_LPTIM2_ETR   SF32LB_PINMUX(PA, 7U, 5U, 0x74U, 2U)

PA07_LPTIM2_IN

#define PA07_LPTIM2_IN   SF32LB_PINMUX(PA, 7U, 5U, 0x74U, 0U)

PA07_LPTIM2_OUT

#define PA07_LPTIM2_OUT   SF32LB_PINMUX(PA, 7U, 5U, 0x74U, 1U)

PA07_PDM1_CLK

#define PA07_PDM1_CLK   SF32LB_PINMUX(PA, 7U, 3U, 0U, 0U)

PA07_USART1_CTS

#define PA07_USART1_CTS   SF32LB_PINMUX(PA, 7U, 4U, 0x58U, 3U)

PA07_USART1_RTS

#define PA07_USART1_RTS   SF32LB_PINMUX(PA, 7U, 4U, 0x58U, 2U)

PA07_USART1_RXD

#define PA07_USART1_RXD   SF32LB_PINMUX(PA, 7U, 4U, 0x58U, 1U)

PA07_USART1_TXD

#define PA07_USART1_TXD   SF32LB_PINMUX(PA, 7U, 4U, 0x58U, 0U)

PA07_USART2_CTS

#define PA07_USART2_CTS   SF32LB_PINMUX(PA, 7U, 4U, 0x5CU, 3U)

PA07_USART2_RTS

#define PA07_USART2_RTS   SF32LB_PINMUX(PA, 7U, 4U, 0x5CU, 2U)

PA07_USART2_RXD

#define PA07_USART2_RXD   SF32LB_PINMUX(PA, 7U, 4U, 0x5CU, 1U)

PA07_USART2_TXD

#define PA07_USART2_TXD   SF32LB_PINMUX(PA, 7U, 4U, 0x5CU, 0U)

PA07_USART3_CTS

#define PA07_USART3_CTS   SF32LB_PINMUX(PA, 7U, 4U, 0x60U, 3U)

PA07_USART3_RTS

#define PA07_USART3_RTS   SF32LB_PINMUX(PA, 7U, 4U, 0x60U, 2U)

PA07_USART3_RXD

#define PA07_USART3_RXD   SF32LB_PINMUX(PA, 7U, 4U, 0x60U, 1U)

PA07_USART3_TXD

#define PA07_USART3_TXD   SF32LB_PINMUX(PA, 7U, 4U, 0x60U, 0U)

PA08_ATIM1_BK

#define PA08_ATIM1_BK   SF32LB_PINMUX(PA, 8U, 5U, 0x80U, 0U)

PA08_ATIM1_BK2

#define PA08_ATIM1_BK2   SF32LB_PINMUX(PA, 8U, 5U, 0x80U, 1U)

PA08_ATIM1_CH1

#define PA08_ATIM1_CH1   SF32LB_PINMUX(PA, 8U, 5U, 0x78U, 0U)

PA08_ATIM1_CH1N

#define PA08_ATIM1_CH1N   SF32LB_PINMUX(PA, 8U, 5U, 0x7CU, 0U)

PA08_ATIM1_CH2

#define PA08_ATIM1_CH2   SF32LB_PINMUX(PA, 8U, 5U, 0x78U, 1U)

PA08_ATIM1_CH2N

#define PA08_ATIM1_CH2N   SF32LB_PINMUX(PA, 8U, 5U, 0x7CU, 1U)

PA08_ATIM1_CH3

#define PA08_ATIM1_CH3   SF32LB_PINMUX(PA, 8U, 5U, 0x78U, 2U)

PA08_ATIM1_CH3N

#define PA08_ATIM1_CH3N   SF32LB_PINMUX(PA, 8U, 5U, 0x7CU, 2U)

PA08_ATIM1_CH4

#define PA08_ATIM1_CH4   SF32LB_PINMUX(PA, 8U, 5U, 0x78U, 3U)

PA08_ATIM1_ETR

#define PA08_ATIM1_ETR   SF32LB_PINMUX(PA, 8U, 5U, 0x80U, 2U)

PA08_GPIO

#define PA08_GPIO   SF32LB_PINMUX(PA, 8U, 0U, 0U, 0U)

PA08_GPTIM1_CH1

#define PA08_GPTIM1_CH1   SF32LB_PINMUX(PA, 8U, 5U, 0x64U, 0U)

PA08_GPTIM1_CH2

#define PA08_GPTIM1_CH2   SF32LB_PINMUX(PA, 8U, 5U, 0x64U, 1U)

PA08_GPTIM1_CH3

#define PA08_GPTIM1_CH3   SF32LB_PINMUX(PA, 8U, 5U, 0x64U, 2U)

PA08_GPTIM1_CH4

#define PA08_GPTIM1_CH4   SF32LB_PINMUX(PA, 8U, 5U, 0x64U, 3U)

PA08_GPTIM1_ETR

#define PA08_GPTIM1_ETR   SF32LB_PINMUX(PA, 8U, 5U, 0x6CU, 0U)

PA08_GPTIM2_CH1

#define PA08_GPTIM2_CH1   SF32LB_PINMUX(PA, 8U, 5U, 0x68U, 0U)

PA08_GPTIM2_CH2

#define PA08_GPTIM2_CH2   SF32LB_PINMUX(PA, 8U, 5U, 0x68U, 1U)

PA08_GPTIM2_CH3

#define PA08_GPTIM2_CH3   SF32LB_PINMUX(PA, 8U, 5U, 0x68U, 2U)

PA08_GPTIM2_CH4

#define PA08_GPTIM2_CH4   SF32LB_PINMUX(PA, 8U, 5U, 0x68U, 3U)

PA08_GPTIM2_ETR

#define PA08_GPTIM2_ETR   SF32LB_PINMUX(PA, 8U, 5U, 0x6CU, 1U)

PA08_I2C1_SCL

#define PA08_I2C1_SCL   SF32LB_PINMUX(PA, 8U, 4U, 0x48U, 0U)

PA08_I2C1_SDA

#define PA08_I2C1_SDA   SF32LB_PINMUX(PA, 8U, 4U, 0x48U, 1U)

PA08_I2C2_SCL

#define PA08_I2C2_SCL   SF32LB_PINMUX(PA, 8U, 4U, 0x4CU, 0U)

PA08_I2C2_SDA

#define PA08_I2C2_SDA   SF32LB_PINMUX(PA, 8U, 4U, 0x4CU, 1U)

PA08_I2C3_SCL

#define PA08_I2C3_SCL   SF32LB_PINMUX(PA, 8U, 4U, 0x50U, 0U)

PA08_I2C3_SDA

#define PA08_I2C3_SDA   SF32LB_PINMUX(PA, 8U, 4U, 0x50U, 1U)

PA08_I2C4_SCL

#define PA08_I2C4_SCL   SF32LB_PINMUX(PA, 8U, 4U, 0x54U, 0U)

PA08_I2C4_SDA

#define PA08_I2C4_SDA   SF32LB_PINMUX(PA, 8U, 4U, 0x54U, 1U)

PA08_LCDC1_8080_DIO1

#define PA08_LCDC1_8080_DIO1   SF32LB_PINMUX(PA, 8U, 7U, 0U, 0U)

PA08_LCDC1_JDI_VST

#define PA08_LCDC1_JDI_VST   SF32LB_PINMUX(PA, 8U, 6U, 0U, 0U)

PA08_LCDC1_SPI_DIO3

#define PA08_LCDC1_SPI_DIO3   SF32LB_PINMUX(PA, 8U, 1U, 0U, 0U)

PA08_LPTIM1_ETR

#define PA08_LPTIM1_ETR   SF32LB_PINMUX(PA, 8U, 5U, 0x70U, 2U)

PA08_LPTIM1_IN

#define PA08_LPTIM1_IN   SF32LB_PINMUX(PA, 8U, 5U, 0x70U, 0U)

PA08_LPTIM1_OUT

#define PA08_LPTIM1_OUT   SF32LB_PINMUX(PA, 8U, 5U, 0x70U, 1U)

PA08_LPTIM2_ETR

#define PA08_LPTIM2_ETR   SF32LB_PINMUX(PA, 8U, 5U, 0x74U, 2U)

PA08_LPTIM2_IN

#define PA08_LPTIM2_IN   SF32LB_PINMUX(PA, 8U, 5U, 0x74U, 0U)

PA08_LPTIM2_OUT

#define PA08_LPTIM2_OUT   SF32LB_PINMUX(PA, 8U, 5U, 0x74U, 1U)

PA08_PDM1_DATA

#define PA08_PDM1_DATA   SF32LB_PINMUX(PA, 8U, 3U, 0U, 0U)

PA08_USART1_CTS

#define PA08_USART1_CTS   SF32LB_PINMUX(PA, 8U, 4U, 0x58U, 3U)

PA08_USART1_RTS

#define PA08_USART1_RTS   SF32LB_PINMUX(PA, 8U, 4U, 0x58U, 2U)

PA08_USART1_RXD

#define PA08_USART1_RXD   SF32LB_PINMUX(PA, 8U, 4U, 0x58U, 1U)

PA08_USART1_TXD

#define PA08_USART1_TXD   SF32LB_PINMUX(PA, 8U, 4U, 0x58U, 0U)

PA08_USART2_CTS

#define PA08_USART2_CTS   SF32LB_PINMUX(PA, 8U, 4U, 0x5CU, 3U)

PA08_USART2_RTS

#define PA08_USART2_RTS   SF32LB_PINMUX(PA, 8U, 4U, 0x5CU, 2U)

PA08_USART2_RXD

#define PA08_USART2_RXD   SF32LB_PINMUX(PA, 8U, 4U, 0x5CU, 1U)

PA08_USART2_TXD

#define PA08_USART2_TXD   SF32LB_PINMUX(PA, 8U, 4U, 0x5CU, 0U)

PA08_USART3_CTS

#define PA08_USART3_CTS   SF32LB_PINMUX(PA, 8U, 4U, 0x60U, 3U)

PA08_USART3_RTS

#define PA08_USART3_RTS   SF32LB_PINMUX(PA, 8U, 4U, 0x60U, 2U)

PA08_USART3_RXD

#define PA08_USART3_RXD   SF32LB_PINMUX(PA, 8U, 4U, 0x60U, 1U)

PA08_USART3_TXD

#define PA08_USART3_TXD   SF32LB_PINMUX(PA, 8U, 4U, 0x60U, 0U)

PA09_ATIM1_BK

#define PA09_ATIM1_BK   SF32LB_PINMUX(PA, 9U, 5U, 0x80U, 0U)

PA09_ATIM1_BK2

#define PA09_ATIM1_BK2   SF32LB_PINMUX(PA, 9U, 5U, 0x80U, 1U)

PA09_ATIM1_CH1

#define PA09_ATIM1_CH1   SF32LB_PINMUX(PA, 9U, 5U, 0x78U, 0U)

PA09_ATIM1_CH1N

#define PA09_ATIM1_CH1N   SF32LB_PINMUX(PA, 9U, 5U, 0x7CU, 0U)

PA09_ATIM1_CH2

#define PA09_ATIM1_CH2   SF32LB_PINMUX(PA, 9U, 5U, 0x78U, 1U)

PA09_ATIM1_CH2N

#define PA09_ATIM1_CH2N   SF32LB_PINMUX(PA, 9U, 5U, 0x7CU, 1U)

PA09_ATIM1_CH3

#define PA09_ATIM1_CH3   SF32LB_PINMUX(PA, 9U, 5U, 0x78U, 2U)

PA09_ATIM1_CH3N

#define PA09_ATIM1_CH3N   SF32LB_PINMUX(PA, 9U, 5U, 0x7CU, 2U)

PA09_ATIM1_CH4

#define PA09_ATIM1_CH4   SF32LB_PINMUX(PA, 9U, 5U, 0x78U, 3U)

PA09_ATIM1_ETR

#define PA09_ATIM1_ETR   SF32LB_PINMUX(PA, 9U, 5U, 0x80U, 2U)

PA09_GPIO

#define PA09_GPIO   SF32LB_PINMUX(PA, 9U, 0U, 0U, 0U)

PA09_GPTIM1_CH1

#define PA09_GPTIM1_CH1   SF32LB_PINMUX(PA, 9U, 5U, 0x64U, 0U)

PA09_GPTIM1_CH2

#define PA09_GPTIM1_CH2   SF32LB_PINMUX(PA, 9U, 5U, 0x64U, 1U)

PA09_GPTIM1_CH3

#define PA09_GPTIM1_CH3   SF32LB_PINMUX(PA, 9U, 5U, 0x64U, 2U)

PA09_GPTIM1_CH4

#define PA09_GPTIM1_CH4   SF32LB_PINMUX(PA, 9U, 5U, 0x64U, 3U)

PA09_GPTIM1_ETR

#define PA09_GPTIM1_ETR   SF32LB_PINMUX(PA, 9U, 5U, 0x6CU, 0U)

PA09_GPTIM2_CH1

#define PA09_GPTIM2_CH1   SF32LB_PINMUX(PA, 9U, 5U, 0x68U, 0U)

PA09_GPTIM2_CH2

#define PA09_GPTIM2_CH2   SF32LB_PINMUX(PA, 9U, 5U, 0x68U, 1U)

PA09_GPTIM2_CH3

#define PA09_GPTIM2_CH3   SF32LB_PINMUX(PA, 9U, 5U, 0x68U, 2U)

PA09_GPTIM2_CH4

#define PA09_GPTIM2_CH4   SF32LB_PINMUX(PA, 9U, 5U, 0x68U, 3U)

PA09_GPTIM2_ETR

#define PA09_GPTIM2_ETR   SF32LB_PINMUX(PA, 9U, 5U, 0x6CU, 1U)

PA09_I2C1_SCL

#define PA09_I2C1_SCL   SF32LB_PINMUX(PA, 9U, 4U, 0x48U, 0U)

PA09_I2C1_SDA

#define PA09_I2C1_SDA   SF32LB_PINMUX(PA, 9U, 4U, 0x48U, 1U)

PA09_I2C2_SCL

#define PA09_I2C2_SCL   SF32LB_PINMUX(PA, 9U, 4U, 0x4CU, 0U)

PA09_I2C2_SDA

#define PA09_I2C2_SDA   SF32LB_PINMUX(PA, 9U, 4U, 0x4CU, 1U)

PA09_I2C3_SCL

#define PA09_I2C3_SCL   SF32LB_PINMUX(PA, 9U, 4U, 0x50U, 0U)

PA09_I2C3_SDA

#define PA09_I2C3_SDA   SF32LB_PINMUX(PA, 9U, 4U, 0x50U, 1U)

PA09_I2C4_SCL

#define PA09_I2C4_SCL   SF32LB_PINMUX(PA, 9U, 4U, 0x54U, 0U)

PA09_I2C4_SDA

#define PA09_I2C4_SDA   SF32LB_PINMUX(PA, 9U, 4U, 0x54U, 1U)

PA09_LPTIM1_ETR

#define PA09_LPTIM1_ETR   SF32LB_PINMUX(PA, 9U, 5U, 0x70U, 2U)

PA09_LPTIM1_IN

#define PA09_LPTIM1_IN   SF32LB_PINMUX(PA, 9U, 5U, 0x70U, 0U)

PA09_LPTIM1_OUT

#define PA09_LPTIM1_OUT   SF32LB_PINMUX(PA, 9U, 5U, 0x70U, 1U)

PA09_LPTIM2_ETR

#define PA09_LPTIM2_ETR   SF32LB_PINMUX(PA, 9U, 5U, 0x74U, 2U)

PA09_LPTIM2_IN

#define PA09_LPTIM2_IN   SF32LB_PINMUX(PA, 9U, 5U, 0x74U, 0U)

PA09_LPTIM2_OUT

#define PA09_LPTIM2_OUT   SF32LB_PINMUX(PA, 9U, 5U, 0x74U, 1U)

PA09_USART1_CTS

#define PA09_USART1_CTS   SF32LB_PINMUX(PA, 9U, 4U, 0x58U, 3U)

PA09_USART1_RTS

#define PA09_USART1_RTS   SF32LB_PINMUX(PA, 9U, 4U, 0x58U, 2U)

PA09_USART1_RXD

#define PA09_USART1_RXD   SF32LB_PINMUX(PA, 9U, 4U, 0x58U, 1U)

PA09_USART1_TXD

#define PA09_USART1_TXD   SF32LB_PINMUX(PA, 9U, 4U, 0x58U, 0U)

PA09_USART2_CTS

#define PA09_USART2_CTS   SF32LB_PINMUX(PA, 9U, 4U, 0x5CU, 3U)

PA09_USART2_RTS

#define PA09_USART2_RTS   SF32LB_PINMUX(PA, 9U, 4U, 0x5CU, 2U)

PA09_USART2_RXD

#define PA09_USART2_RXD   SF32LB_PINMUX(PA, 9U, 4U, 0x5CU, 1U)

PA09_USART2_TXD

#define PA09_USART2_TXD   SF32LB_PINMUX(PA, 9U, 4U, 0x5CU, 0U)

PA09_USART3_CTS

#define PA09_USART3_CTS   SF32LB_PINMUX(PA, 9U, 4U, 0x60U, 3U)

PA09_USART3_RTS

#define PA09_USART3_RTS   SF32LB_PINMUX(PA, 9U, 4U, 0x60U, 2U)

PA09_USART3_RXD

#define PA09_USART3_RXD   SF32LB_PINMUX(PA, 9U, 4U, 0x60U, 1U)

PA09_USART3_TXD

#define PA09_USART3_TXD   SF32LB_PINMUX(PA, 9U, 4U, 0x60U, 0U)

PA10_ATIM1_BK

#define PA10_ATIM1_BK   SF32LB_PINMUX(PA, 10U, 5U, 0x80U, 0U)

PA10_ATIM1_BK2

#define PA10_ATIM1_BK2   SF32LB_PINMUX(PA, 10U, 5U, 0x80U, 1U)

PA10_ATIM1_CH1

#define PA10_ATIM1_CH1   SF32LB_PINMUX(PA, 10U, 5U, 0x78U, 0U)

PA10_ATIM1_CH1N

#define PA10_ATIM1_CH1N   SF32LB_PINMUX(PA, 10U, 5U, 0x7CU, 0U)

PA10_ATIM1_CH2

#define PA10_ATIM1_CH2   SF32LB_PINMUX(PA, 10U, 5U, 0x78U, 1U)

PA10_ATIM1_CH2N

#define PA10_ATIM1_CH2N   SF32LB_PINMUX(PA, 10U, 5U, 0x7CU, 1U)

PA10_ATIM1_CH3

#define PA10_ATIM1_CH3   SF32LB_PINMUX(PA, 10U, 5U, 0x78U, 2U)

PA10_ATIM1_CH3N

#define PA10_ATIM1_CH3N   SF32LB_PINMUX(PA, 10U, 5U, 0x7CU, 2U)

PA10_ATIM1_CH4

#define PA10_ATIM1_CH4   SF32LB_PINMUX(PA, 10U, 5U, 0x78U, 3U)

PA10_ATIM1_ETR

#define PA10_ATIM1_ETR   SF32LB_PINMUX(PA, 10U, 5U, 0x80U, 2U)

PA10_GPIO

#define PA10_GPIO   SF32LB_PINMUX(PA, 10U, 0U, 0U, 0U)

PA10_GPTIM1_CH1

#define PA10_GPTIM1_CH1   SF32LB_PINMUX(PA, 10U, 5U, 0x64U, 0U)

PA10_GPTIM1_CH2

#define PA10_GPTIM1_CH2   SF32LB_PINMUX(PA, 10U, 5U, 0x64U, 1U)

PA10_GPTIM1_CH3

#define PA10_GPTIM1_CH3   SF32LB_PINMUX(PA, 10U, 5U, 0x64U, 2U)

PA10_GPTIM1_CH4

#define PA10_GPTIM1_CH4   SF32LB_PINMUX(PA, 10U, 5U, 0x64U, 3U)

PA10_GPTIM1_ETR

#define PA10_GPTIM1_ETR   SF32LB_PINMUX(PA, 10U, 5U, 0x6CU, 0U)

PA10_GPTIM2_CH1

#define PA10_GPTIM2_CH1   SF32LB_PINMUX(PA, 10U, 5U, 0x68U, 0U)

PA10_GPTIM2_CH2

#define PA10_GPTIM2_CH2   SF32LB_PINMUX(PA, 10U, 5U, 0x68U, 1U)

PA10_GPTIM2_CH3

#define PA10_GPTIM2_CH3   SF32LB_PINMUX(PA, 10U, 5U, 0x68U, 2U)

PA10_GPTIM2_CH4

#define PA10_GPTIM2_CH4   SF32LB_PINMUX(PA, 10U, 5U, 0x68U, 3U)

PA10_GPTIM2_ETR

#define PA10_GPTIM2_ETR   SF32LB_PINMUX(PA, 10U, 5U, 0x6CU, 1U)

PA10_I2C1_SCL

#define PA10_I2C1_SCL   SF32LB_PINMUX(PA, 10U, 4U, 0x48U, 0U)

PA10_I2C1_SDA

#define PA10_I2C1_SDA   SF32LB_PINMUX(PA, 10U, 4U, 0x48U, 1U)

PA10_I2C2_SCL

#define PA10_I2C2_SCL   SF32LB_PINMUX(PA, 10U, 4U, 0x4CU, 0U)

PA10_I2C2_SDA

#define PA10_I2C2_SDA   SF32LB_PINMUX(PA, 10U, 4U, 0x4CU, 1U)

PA10_I2C3_SCL

#define PA10_I2C3_SCL   SF32LB_PINMUX(PA, 10U, 4U, 0x50U, 0U)

PA10_I2C3_SDA

#define PA10_I2C3_SDA   SF32LB_PINMUX(PA, 10U, 4U, 0x50U, 1U)

PA10_I2C4_SCL

#define PA10_I2C4_SCL   SF32LB_PINMUX(PA, 10U, 4U, 0x54U, 0U)

PA10_I2C4_SDA

#define PA10_I2C4_SDA   SF32LB_PINMUX(PA, 10U, 4U, 0x54U, 1U)

PA10_LPTIM1_ETR

#define PA10_LPTIM1_ETR   SF32LB_PINMUX(PA, 10U, 5U, 0x70U, 2U)

PA10_LPTIM1_IN

#define PA10_LPTIM1_IN   SF32LB_PINMUX(PA, 10U, 5U, 0x70U, 0U)

PA10_LPTIM1_OUT

#define PA10_LPTIM1_OUT   SF32LB_PINMUX(PA, 10U, 5U, 0x70U, 1U)

PA10_LPTIM2_ETR

#define PA10_LPTIM2_ETR   SF32LB_PINMUX(PA, 10U, 5U, 0x74U, 2U)

PA10_LPTIM2_IN

#define PA10_LPTIM2_IN   SF32LB_PINMUX(PA, 10U, 5U, 0x74U, 0U)

PA10_LPTIM2_OUT

#define PA10_LPTIM2_OUT   SF32LB_PINMUX(PA, 10U, 5U, 0x74U, 1U)

PA10_USART1_CTS

#define PA10_USART1_CTS   SF32LB_PINMUX(PA, 10U, 4U, 0x58U, 3U)

PA10_USART1_RTS

#define PA10_USART1_RTS   SF32LB_PINMUX(PA, 10U, 4U, 0x58U, 2U)

PA10_USART1_RXD

#define PA10_USART1_RXD   SF32LB_PINMUX(PA, 10U, 4U, 0x58U, 1U)

PA10_USART1_TXD

#define PA10_USART1_TXD   SF32LB_PINMUX(PA, 10U, 4U, 0x58U, 0U)

PA10_USART2_CTS

#define PA10_USART2_CTS   SF32LB_PINMUX(PA, 10U, 4U, 0x5CU, 3U)

PA10_USART2_RTS

#define PA10_USART2_RTS   SF32LB_PINMUX(PA, 10U, 4U, 0x5CU, 2U)

PA10_USART2_RXD

#define PA10_USART2_RXD   SF32LB_PINMUX(PA, 10U, 4U, 0x5CU, 1U)

PA10_USART2_TXD

#define PA10_USART2_TXD   SF32LB_PINMUX(PA, 10U, 4U, 0x5CU, 0U)

PA10_USART3_CTS

#define PA10_USART3_CTS   SF32LB_PINMUX(PA, 10U, 4U, 0x60U, 3U)

PA10_USART3_RTS

#define PA10_USART3_RTS   SF32LB_PINMUX(PA, 10U, 4U, 0x60U, 2U)

PA10_USART3_RXD

#define PA10_USART3_RXD   SF32LB_PINMUX(PA, 10U, 4U, 0x60U, 1U)

PA10_USART3_TXD

#define PA10_USART3_TXD   SF32LB_PINMUX(PA, 10U, 4U, 0x60U, 0U)

PA11_ATIM1_BK

#define PA11_ATIM1_BK   SF32LB_PINMUX(PA, 11U, 5U, 0x80U, 0U)

PA11_ATIM1_BK2

#define PA11_ATIM1_BK2   SF32LB_PINMUX(PA, 11U, 5U, 0x80U, 1U)

PA11_ATIM1_CH1

#define PA11_ATIM1_CH1   SF32LB_PINMUX(PA, 11U, 5U, 0x78U, 0U)

PA11_ATIM1_CH1N

#define PA11_ATIM1_CH1N   SF32LB_PINMUX(PA, 11U, 5U, 0x7CU, 0U)

PA11_ATIM1_CH2

#define PA11_ATIM1_CH2   SF32LB_PINMUX(PA, 11U, 5U, 0x78U, 1U)

PA11_ATIM1_CH2N

#define PA11_ATIM1_CH2N   SF32LB_PINMUX(PA, 11U, 5U, 0x7CU, 1U)

PA11_ATIM1_CH3

#define PA11_ATIM1_CH3   SF32LB_PINMUX(PA, 11U, 5U, 0x78U, 2U)

PA11_ATIM1_CH3N

#define PA11_ATIM1_CH3N   SF32LB_PINMUX(PA, 11U, 5U, 0x7CU, 2U)

PA11_ATIM1_CH4

#define PA11_ATIM1_CH4   SF32LB_PINMUX(PA, 11U, 5U, 0x78U, 3U)

PA11_ATIM1_ETR

#define PA11_ATIM1_ETR   SF32LB_PINMUX(PA, 11U, 5U, 0x80U, 2U)

PA11_GPIO

#define PA11_GPIO   SF32LB_PINMUX(PA, 11U, 0U, 0U, 0U)

PA11_GPTIM1_CH1

#define PA11_GPTIM1_CH1   SF32LB_PINMUX(PA, 11U, 5U, 0x64U, 0U)

PA11_GPTIM1_CH2

#define PA11_GPTIM1_CH2   SF32LB_PINMUX(PA, 11U, 5U, 0x64U, 1U)

PA11_GPTIM1_CH3

#define PA11_GPTIM1_CH3   SF32LB_PINMUX(PA, 11U, 5U, 0x64U, 2U)

PA11_GPTIM1_CH4

#define PA11_GPTIM1_CH4   SF32LB_PINMUX(PA, 11U, 5U, 0x64U, 3U)

PA11_GPTIM1_ETR

#define PA11_GPTIM1_ETR   SF32LB_PINMUX(PA, 11U, 5U, 0x6CU, 0U)

PA11_GPTIM2_CH1

#define PA11_GPTIM2_CH1   SF32LB_PINMUX(PA, 11U, 5U, 0x68U, 0U)

PA11_GPTIM2_CH2

#define PA11_GPTIM2_CH2   SF32LB_PINMUX(PA, 11U, 5U, 0x68U, 1U)

PA11_GPTIM2_CH3

#define PA11_GPTIM2_CH3   SF32LB_PINMUX(PA, 11U, 5U, 0x68U, 2U)

PA11_GPTIM2_CH4

#define PA11_GPTIM2_CH4   SF32LB_PINMUX(PA, 11U, 5U, 0x68U, 3U)

PA11_GPTIM2_ETR

#define PA11_GPTIM2_ETR   SF32LB_PINMUX(PA, 11U, 5U, 0x6CU, 1U)

PA11_I2C1_SCL

#define PA11_I2C1_SCL   SF32LB_PINMUX(PA, 11U, 4U, 0x48U, 0U)

PA11_I2C1_SDA

#define PA11_I2C1_SDA   SF32LB_PINMUX(PA, 11U, 4U, 0x48U, 1U)

PA11_I2C2_SCL

#define PA11_I2C2_SCL   SF32LB_PINMUX(PA, 11U, 4U, 0x4CU, 0U)

PA11_I2C2_SDA

#define PA11_I2C2_SDA   SF32LB_PINMUX(PA, 11U, 4U, 0x4CU, 1U)

PA11_I2C3_SCL

#define PA11_I2C3_SCL   SF32LB_PINMUX(PA, 11U, 4U, 0x50U, 0U)

PA11_I2C3_SDA

#define PA11_I2C3_SDA   SF32LB_PINMUX(PA, 11U, 4U, 0x50U, 1U)

PA11_I2C4_SCL

#define PA11_I2C4_SCL   SF32LB_PINMUX(PA, 11U, 4U, 0x54U, 0U)

PA11_I2C4_SDA

#define PA11_I2C4_SDA   SF32LB_PINMUX(PA, 11U, 4U, 0x54U, 1U)

PA11_LPTIM1_ETR

#define PA11_LPTIM1_ETR   SF32LB_PINMUX(PA, 11U, 5U, 0x70U, 2U)

PA11_LPTIM1_IN

#define PA11_LPTIM1_IN   SF32LB_PINMUX(PA, 11U, 5U, 0x70U, 0U)

PA11_LPTIM1_OUT

#define PA11_LPTIM1_OUT   SF32LB_PINMUX(PA, 11U, 5U, 0x70U, 1U)

PA11_LPTIM2_ETR

#define PA11_LPTIM2_ETR   SF32LB_PINMUX(PA, 11U, 5U, 0x74U, 2U)

PA11_LPTIM2_IN

#define PA11_LPTIM2_IN   SF32LB_PINMUX(PA, 11U, 5U, 0x74U, 0U)

PA11_LPTIM2_OUT

#define PA11_LPTIM2_OUT   SF32LB_PINMUX(PA, 11U, 5U, 0x74U, 1U)

PA11_USART1_CTS

#define PA11_USART1_CTS   SF32LB_PINMUX(PA, 11U, 4U, 0x58U, 3U)

PA11_USART1_RTS

#define PA11_USART1_RTS   SF32LB_PINMUX(PA, 11U, 4U, 0x58U, 2U)

PA11_USART1_RXD

#define PA11_USART1_RXD   SF32LB_PINMUX(PA, 11U, 4U, 0x58U, 1U)

PA11_USART1_TXD

#define PA11_USART1_TXD   SF32LB_PINMUX(PA, 11U, 4U, 0x58U, 0U)

PA11_USART2_CTS

#define PA11_USART2_CTS   SF32LB_PINMUX(PA, 11U, 4U, 0x5CU, 3U)

PA11_USART2_RTS

#define PA11_USART2_RTS   SF32LB_PINMUX(PA, 11U, 4U, 0x5CU, 2U)

PA11_USART2_RXD

#define PA11_USART2_RXD   SF32LB_PINMUX(PA, 11U, 4U, 0x5CU, 1U)

PA11_USART2_TXD

#define PA11_USART2_TXD   SF32LB_PINMUX(PA, 11U, 4U, 0x5CU, 0U)

PA11_USART3_CTS

#define PA11_USART3_CTS   SF32LB_PINMUX(PA, 11U, 4U, 0x60U, 3U)

PA11_USART3_RTS

#define PA11_USART3_RTS   SF32LB_PINMUX(PA, 11U, 4U, 0x60U, 2U)

PA11_USART3_RXD

#define PA11_USART3_RXD   SF32LB_PINMUX(PA, 11U, 4U, 0x60U, 1U)

PA11_USART3_TXD

#define PA11_USART3_TXD   SF32LB_PINMUX(PA, 11U, 4U, 0x60U, 0U)

PA12_ATIM1_BK

#define PA12_ATIM1_BK   SF32LB_PINMUX(PA, 12U, 5U, 0x80U, 0U)

PA12_ATIM1_BK2

#define PA12_ATIM1_BK2   SF32LB_PINMUX(PA, 12U, 5U, 0x80U, 1U)

PA12_ATIM1_CH1

#define PA12_ATIM1_CH1   SF32LB_PINMUX(PA, 12U, 5U, 0x78U, 0U)

PA12_ATIM1_CH1N

#define PA12_ATIM1_CH1N   SF32LB_PINMUX(PA, 12U, 5U, 0x7CU, 0U)

PA12_ATIM1_CH2

#define PA12_ATIM1_CH2   SF32LB_PINMUX(PA, 12U, 5U, 0x78U, 1U)

PA12_ATIM1_CH2N

#define PA12_ATIM1_CH2N   SF32LB_PINMUX(PA, 12U, 5U, 0x7CU, 1U)

PA12_ATIM1_CH3

#define PA12_ATIM1_CH3   SF32LB_PINMUX(PA, 12U, 5U, 0x78U, 2U)

PA12_ATIM1_CH3N

#define PA12_ATIM1_CH3N   SF32LB_PINMUX(PA, 12U, 5U, 0x7CU, 2U)

PA12_ATIM1_CH4

#define PA12_ATIM1_CH4   SF32LB_PINMUX(PA, 12U, 5U, 0x78U, 3U)

PA12_ATIM1_ETR

#define PA12_ATIM1_ETR   SF32LB_PINMUX(PA, 12U, 5U, 0x80U, 2U)

PA12_GPIO

#define PA12_GPIO   SF32LB_PINMUX(PA, 12U, 0U, 0U, 0U)

PA12_GPTIM1_CH1

#define PA12_GPTIM1_CH1   SF32LB_PINMUX(PA, 12U, 5U, 0x64U, 0U)

PA12_GPTIM1_CH2

#define PA12_GPTIM1_CH2   SF32LB_PINMUX(PA, 12U, 5U, 0x64U, 1U)

PA12_GPTIM1_CH3

#define PA12_GPTIM1_CH3   SF32LB_PINMUX(PA, 12U, 5U, 0x64U, 2U)

PA12_GPTIM1_CH4

#define PA12_GPTIM1_CH4   SF32LB_PINMUX(PA, 12U, 5U, 0x64U, 3U)

PA12_GPTIM1_ETR

#define PA12_GPTIM1_ETR   SF32LB_PINMUX(PA, 12U, 5U, 0x6CU, 0U)

PA12_GPTIM2_CH1

#define PA12_GPTIM2_CH1   SF32LB_PINMUX(PA, 12U, 5U, 0x68U, 0U)

PA12_GPTIM2_CH2

#define PA12_GPTIM2_CH2   SF32LB_PINMUX(PA, 12U, 5U, 0x68U, 1U)

PA12_GPTIM2_CH3

#define PA12_GPTIM2_CH3   SF32LB_PINMUX(PA, 12U, 5U, 0x68U, 2U)

PA12_GPTIM2_CH4

#define PA12_GPTIM2_CH4   SF32LB_PINMUX(PA, 12U, 5U, 0x68U, 3U)

PA12_GPTIM2_ETR

#define PA12_GPTIM2_ETR   SF32LB_PINMUX(PA, 12U, 5U, 0x6CU, 1U)

PA12_I2C1_SCL

#define PA12_I2C1_SCL   SF32LB_PINMUX(PA, 12U, 4U, 0x48U, 0U)

PA12_I2C1_SDA

#define PA12_I2C1_SDA   SF32LB_PINMUX(PA, 12U, 4U, 0x48U, 1U)

PA12_I2C2_SCL

#define PA12_I2C2_SCL   SF32LB_PINMUX(PA, 12U, 4U, 0x4CU, 0U)

PA12_I2C2_SDA

#define PA12_I2C2_SDA   SF32LB_PINMUX(PA, 12U, 4U, 0x4CU, 1U)

PA12_I2C3_SCL

#define PA12_I2C3_SCL   SF32LB_PINMUX(PA, 12U, 4U, 0x50U, 0U)

PA12_I2C3_SDA

#define PA12_I2C3_SDA   SF32LB_PINMUX(PA, 12U, 4U, 0x50U, 1U)

PA12_I2C4_SCL

#define PA12_I2C4_SCL   SF32LB_PINMUX(PA, 12U, 4U, 0x54U, 0U)

PA12_I2C4_SDA

#define PA12_I2C4_SDA   SF32LB_PINMUX(PA, 12U, 4U, 0x54U, 1U)

PA12_LPTIM1_ETR

#define PA12_LPTIM1_ETR   SF32LB_PINMUX(PA, 12U, 5U, 0x70U, 2U)

PA12_LPTIM1_IN

#define PA12_LPTIM1_IN   SF32LB_PINMUX(PA, 12U, 5U, 0x70U, 0U)

PA12_LPTIM1_OUT

#define PA12_LPTIM1_OUT   SF32LB_PINMUX(PA, 12U, 5U, 0x70U, 1U)

PA12_LPTIM2_ETR

#define PA12_LPTIM2_ETR   SF32LB_PINMUX(PA, 12U, 5U, 0x74U, 2U)

PA12_LPTIM2_IN

#define PA12_LPTIM2_IN   SF32LB_PINMUX(PA, 12U, 5U, 0x74U, 0U)

PA12_LPTIM2_OUT

#define PA12_LPTIM2_OUT   SF32LB_PINMUX(PA, 12U, 5U, 0x74U, 1U)

PA12_MPI2_CS

#define PA12_MPI2_CS   SF32LB_PINMUX(PA, 12U, 1U, 0U, 0U)

PA12_SD1_DIO2

#define PA12_SD1_DIO2   SF32LB_PINMUX(PA, 12U, 2U, 0U, 0U)

PA12_USART1_CTS

#define PA12_USART1_CTS   SF32LB_PINMUX(PA, 12U, 4U, 0x58U, 3U)

PA12_USART1_RTS

#define PA12_USART1_RTS   SF32LB_PINMUX(PA, 12U, 4U, 0x58U, 2U)

PA12_USART1_RXD

#define PA12_USART1_RXD   SF32LB_PINMUX(PA, 12U, 4U, 0x58U, 1U)

PA12_USART1_TXD

#define PA12_USART1_TXD   SF32LB_PINMUX(PA, 12U, 4U, 0x58U, 0U)

PA12_USART2_CTS

#define PA12_USART2_CTS   SF32LB_PINMUX(PA, 12U, 4U, 0x5CU, 3U)

PA12_USART2_RTS

#define PA12_USART2_RTS   SF32LB_PINMUX(PA, 12U, 4U, 0x5CU, 2U)

PA12_USART2_RXD

#define PA12_USART2_RXD   SF32LB_PINMUX(PA, 12U, 4U, 0x5CU, 1U)

PA12_USART2_TXD

#define PA12_USART2_TXD   SF32LB_PINMUX(PA, 12U, 4U, 0x5CU, 0U)

PA12_USART3_CTS

#define PA12_USART3_CTS   SF32LB_PINMUX(PA, 12U, 4U, 0x60U, 3U)

PA12_USART3_RTS

#define PA12_USART3_RTS   SF32LB_PINMUX(PA, 12U, 4U, 0x60U, 2U)

PA12_USART3_RXD

#define PA12_USART3_RXD   SF32LB_PINMUX(PA, 12U, 4U, 0x60U, 1U)

PA12_USART3_TXD

#define PA12_USART3_TXD   SF32LB_PINMUX(PA, 12U, 4U, 0x60U, 0U)

PA13_ATIM1_BK

#define PA13_ATIM1_BK   SF32LB_PINMUX(PA, 13U, 5U, 0x80U, 0U)

PA13_ATIM1_BK2

#define PA13_ATIM1_BK2   SF32LB_PINMUX(PA, 13U, 5U, 0x80U, 1U)

PA13_ATIM1_CH1

#define PA13_ATIM1_CH1   SF32LB_PINMUX(PA, 13U, 5U, 0x78U, 0U)

PA13_ATIM1_CH1N

#define PA13_ATIM1_CH1N   SF32LB_PINMUX(PA, 13U, 5U, 0x7CU, 0U)

PA13_ATIM1_CH2

#define PA13_ATIM1_CH2   SF32LB_PINMUX(PA, 13U, 5U, 0x78U, 1U)

PA13_ATIM1_CH2N

#define PA13_ATIM1_CH2N   SF32LB_PINMUX(PA, 13U, 5U, 0x7CU, 1U)

PA13_ATIM1_CH3

#define PA13_ATIM1_CH3   SF32LB_PINMUX(PA, 13U, 5U, 0x78U, 2U)

PA13_ATIM1_CH3N

#define PA13_ATIM1_CH3N   SF32LB_PINMUX(PA, 13U, 5U, 0x7CU, 2U)

PA13_ATIM1_CH4

#define PA13_ATIM1_CH4   SF32LB_PINMUX(PA, 13U, 5U, 0x78U, 3U)

PA13_ATIM1_ETR

#define PA13_ATIM1_ETR   SF32LB_PINMUX(PA, 13U, 5U, 0x80U, 2U)

PA13_GPIO

#define PA13_GPIO   SF32LB_PINMUX(PA, 13U, 0U, 0U, 0U)

PA13_GPTIM1_CH1

#define PA13_GPTIM1_CH1   SF32LB_PINMUX(PA, 13U, 5U, 0x64U, 0U)

PA13_GPTIM1_CH2

#define PA13_GPTIM1_CH2   SF32LB_PINMUX(PA, 13U, 5U, 0x64U, 1U)

PA13_GPTIM1_CH3

#define PA13_GPTIM1_CH3   SF32LB_PINMUX(PA, 13U, 5U, 0x64U, 2U)

PA13_GPTIM1_CH4

#define PA13_GPTIM1_CH4   SF32LB_PINMUX(PA, 13U, 5U, 0x64U, 3U)

PA13_GPTIM1_ETR

#define PA13_GPTIM1_ETR   SF32LB_PINMUX(PA, 13U, 5U, 0x6CU, 0U)

PA13_GPTIM2_CH1

#define PA13_GPTIM2_CH1   SF32LB_PINMUX(PA, 13U, 5U, 0x68U, 0U)

PA13_GPTIM2_CH2

#define PA13_GPTIM2_CH2   SF32LB_PINMUX(PA, 13U, 5U, 0x68U, 1U)

PA13_GPTIM2_CH3

#define PA13_GPTIM2_CH3   SF32LB_PINMUX(PA, 13U, 5U, 0x68U, 2U)

PA13_GPTIM2_CH4

#define PA13_GPTIM2_CH4   SF32LB_PINMUX(PA, 13U, 5U, 0x68U, 3U)

PA13_GPTIM2_ETR

#define PA13_GPTIM2_ETR   SF32LB_PINMUX(PA, 13U, 5U, 0x6CU, 1U)

PA13_I2C1_SCL

#define PA13_I2C1_SCL   SF32LB_PINMUX(PA, 13U, 4U, 0x48U, 0U)

PA13_I2C1_SDA

#define PA13_I2C1_SDA   SF32LB_PINMUX(PA, 13U, 4U, 0x48U, 1U)

PA13_I2C2_SCL

#define PA13_I2C2_SCL   SF32LB_PINMUX(PA, 13U, 4U, 0x4CU, 0U)

PA13_I2C2_SDA

#define PA13_I2C2_SDA   SF32LB_PINMUX(PA, 13U, 4U, 0x4CU, 1U)

PA13_I2C3_SCL

#define PA13_I2C3_SCL   SF32LB_PINMUX(PA, 13U, 4U, 0x50U, 0U)

PA13_I2C3_SDA

#define PA13_I2C3_SDA   SF32LB_PINMUX(PA, 13U, 4U, 0x50U, 1U)

PA13_I2C4_SCL

#define PA13_I2C4_SCL   SF32LB_PINMUX(PA, 13U, 4U, 0x54U, 0U)

PA13_I2C4_SDA

#define PA13_I2C4_SDA   SF32LB_PINMUX(PA, 13U, 4U, 0x54U, 1U)

PA13_LPTIM1_ETR

#define PA13_LPTIM1_ETR   SF32LB_PINMUX(PA, 13U, 5U, 0x70U, 2U)

PA13_LPTIM1_IN

#define PA13_LPTIM1_IN   SF32LB_PINMUX(PA, 13U, 5U, 0x70U, 0U)

PA13_LPTIM1_OUT

#define PA13_LPTIM1_OUT   SF32LB_PINMUX(PA, 13U, 5U, 0x70U, 1U)

PA13_LPTIM2_ETR

#define PA13_LPTIM2_ETR   SF32LB_PINMUX(PA, 13U, 5U, 0x74U, 2U)

PA13_LPTIM2_IN

#define PA13_LPTIM2_IN   SF32LB_PINMUX(PA, 13U, 5U, 0x74U, 0U)

PA13_LPTIM2_OUT

#define PA13_LPTIM2_OUT   SF32LB_PINMUX(PA, 13U, 5U, 0x74U, 1U)

PA13_MPI2_DIO1

#define PA13_MPI2_DIO1   SF32LB_PINMUX(PA, 13U, 1U, 0U, 0U)

PA13_SD1_DIO3

#define PA13_SD1_DIO3   SF32LB_PINMUX(PA, 13U, 2U, 0U, 0U)

PA13_USART1_CTS

#define PA13_USART1_CTS   SF32LB_PINMUX(PA, 13U, 4U, 0x58U, 3U)

PA13_USART1_RTS

#define PA13_USART1_RTS   SF32LB_PINMUX(PA, 13U, 4U, 0x58U, 2U)

PA13_USART1_RXD

#define PA13_USART1_RXD   SF32LB_PINMUX(PA, 13U, 4U, 0x58U, 1U)

PA13_USART1_TXD

#define PA13_USART1_TXD   SF32LB_PINMUX(PA, 13U, 4U, 0x58U, 0U)

PA13_USART2_CTS

#define PA13_USART2_CTS   SF32LB_PINMUX(PA, 13U, 4U, 0x5CU, 3U)

PA13_USART2_RTS

#define PA13_USART2_RTS   SF32LB_PINMUX(PA, 13U, 4U, 0x5CU, 2U)

PA13_USART2_RXD

#define PA13_USART2_RXD   SF32LB_PINMUX(PA, 13U, 4U, 0x5CU, 1U)

PA13_USART2_TXD

#define PA13_USART2_TXD   SF32LB_PINMUX(PA, 13U, 4U, 0x5CU, 0U)

PA13_USART3_CTS

#define PA13_USART3_CTS   SF32LB_PINMUX(PA, 13U, 4U, 0x60U, 3U)

PA13_USART3_RTS

#define PA13_USART3_RTS   SF32LB_PINMUX(PA, 13U, 4U, 0x60U, 2U)

PA13_USART3_RXD

#define PA13_USART3_RXD   SF32LB_PINMUX(PA, 13U, 4U, 0x60U, 1U)

PA13_USART3_TXD

#define PA13_USART3_TXD   SF32LB_PINMUX(PA, 13U, 4U, 0x60U, 0U)

PA14_ATIM1_BK

#define PA14_ATIM1_BK   SF32LB_PINMUX(PA, 14U, 5U, 0x80U, 0U)

PA14_ATIM1_BK2

#define PA14_ATIM1_BK2   SF32LB_PINMUX(PA, 14U, 5U, 0x80U, 1U)

PA14_ATIM1_CH1

#define PA14_ATIM1_CH1   SF32LB_PINMUX(PA, 14U, 5U, 0x78U, 0U)

PA14_ATIM1_CH1N

#define PA14_ATIM1_CH1N   SF32LB_PINMUX(PA, 14U, 5U, 0x7CU, 0U)

PA14_ATIM1_CH2

#define PA14_ATIM1_CH2   SF32LB_PINMUX(PA, 14U, 5U, 0x78U, 1U)

PA14_ATIM1_CH2N

#define PA14_ATIM1_CH2N   SF32LB_PINMUX(PA, 14U, 5U, 0x7CU, 1U)

PA14_ATIM1_CH3

#define PA14_ATIM1_CH3   SF32LB_PINMUX(PA, 14U, 5U, 0x78U, 2U)

PA14_ATIM1_CH3N

#define PA14_ATIM1_CH3N   SF32LB_PINMUX(PA, 14U, 5U, 0x7CU, 2U)

PA14_ATIM1_CH4

#define PA14_ATIM1_CH4   SF32LB_PINMUX(PA, 14U, 5U, 0x78U, 3U)

PA14_ATIM1_ETR

#define PA14_ATIM1_ETR   SF32LB_PINMUX(PA, 14U, 5U, 0x80U, 2U)

PA14_GPIO

#define PA14_GPIO   SF32LB_PINMUX(PA, 14U, 0U, 0U, 0U)

PA14_GPTIM1_CH1

#define PA14_GPTIM1_CH1   SF32LB_PINMUX(PA, 14U, 5U, 0x64U, 0U)

PA14_GPTIM1_CH2

#define PA14_GPTIM1_CH2   SF32LB_PINMUX(PA, 14U, 5U, 0x64U, 1U)

PA14_GPTIM1_CH3

#define PA14_GPTIM1_CH3   SF32LB_PINMUX(PA, 14U, 5U, 0x64U, 2U)

PA14_GPTIM1_CH4

#define PA14_GPTIM1_CH4   SF32LB_PINMUX(PA, 14U, 5U, 0x64U, 3U)

PA14_GPTIM1_ETR

#define PA14_GPTIM1_ETR   SF32LB_PINMUX(PA, 14U, 5U, 0x6CU, 0U)

PA14_GPTIM2_CH1

#define PA14_GPTIM2_CH1   SF32LB_PINMUX(PA, 14U, 5U, 0x68U, 0U)

PA14_GPTIM2_CH2

#define PA14_GPTIM2_CH2   SF32LB_PINMUX(PA, 14U, 5U, 0x68U, 1U)

PA14_GPTIM2_CH3

#define PA14_GPTIM2_CH3   SF32LB_PINMUX(PA, 14U, 5U, 0x68U, 2U)

PA14_GPTIM2_CH4

#define PA14_GPTIM2_CH4   SF32LB_PINMUX(PA, 14U, 5U, 0x68U, 3U)

PA14_GPTIM2_ETR

#define PA14_GPTIM2_ETR   SF32LB_PINMUX(PA, 14U, 5U, 0x6CU, 1U)

PA14_I2C1_SCL

#define PA14_I2C1_SCL   SF32LB_PINMUX(PA, 14U, 4U, 0x48U, 0U)

PA14_I2C1_SDA

#define PA14_I2C1_SDA   SF32LB_PINMUX(PA, 14U, 4U, 0x48U, 1U)

PA14_I2C2_SCL

#define PA14_I2C2_SCL   SF32LB_PINMUX(PA, 14U, 4U, 0x4CU, 0U)

PA14_I2C2_SDA

#define PA14_I2C2_SDA   SF32LB_PINMUX(PA, 14U, 4U, 0x4CU, 1U)

PA14_I2C3_SCL

#define PA14_I2C3_SCL   SF32LB_PINMUX(PA, 14U, 4U, 0x50U, 0U)

PA14_I2C3_SDA

#define PA14_I2C3_SDA   SF32LB_PINMUX(PA, 14U, 4U, 0x50U, 1U)

PA14_I2C4_SCL

#define PA14_I2C4_SCL   SF32LB_PINMUX(PA, 14U, 4U, 0x54U, 0U)

PA14_I2C4_SDA

#define PA14_I2C4_SDA   SF32LB_PINMUX(PA, 14U, 4U, 0x54U, 1U)

PA14_LPTIM1_ETR

#define PA14_LPTIM1_ETR   SF32LB_PINMUX(PA, 14U, 5U, 0x70U, 2U)

PA14_LPTIM1_IN

#define PA14_LPTIM1_IN   SF32LB_PINMUX(PA, 14U, 5U, 0x70U, 0U)

PA14_LPTIM1_OUT

#define PA14_LPTIM1_OUT   SF32LB_PINMUX(PA, 14U, 5U, 0x70U, 1U)

PA14_LPTIM2_ETR

#define PA14_LPTIM2_ETR   SF32LB_PINMUX(PA, 14U, 5U, 0x74U, 2U)

PA14_LPTIM2_IN

#define PA14_LPTIM2_IN   SF32LB_PINMUX(PA, 14U, 5U, 0x74U, 0U)

PA14_LPTIM2_OUT

#define PA14_LPTIM2_OUT   SF32LB_PINMUX(PA, 14U, 5U, 0x74U, 1U)

PA14_MPI2_DIO2

#define PA14_MPI2_DIO2   SF32LB_PINMUX(PA, 14U, 1U, 0U, 0U)

PA14_SD1_CLK

#define PA14_SD1_CLK   SF32LB_PINMUX(PA, 14U, 2U, 0U, 0U)

PA14_USART1_CTS

#define PA14_USART1_CTS   SF32LB_PINMUX(PA, 14U, 4U, 0x58U, 3U)

PA14_USART1_RTS

#define PA14_USART1_RTS   SF32LB_PINMUX(PA, 14U, 4U, 0x58U, 2U)

PA14_USART1_RXD

#define PA14_USART1_RXD   SF32LB_PINMUX(PA, 14U, 4U, 0x58U, 1U)

PA14_USART1_TXD

#define PA14_USART1_TXD   SF32LB_PINMUX(PA, 14U, 4U, 0x58U, 0U)

PA14_USART2_CTS

#define PA14_USART2_CTS   SF32LB_PINMUX(PA, 14U, 4U, 0x5CU, 3U)

PA14_USART2_RTS

#define PA14_USART2_RTS   SF32LB_PINMUX(PA, 14U, 4U, 0x5CU, 2U)

PA14_USART2_RXD

#define PA14_USART2_RXD   SF32LB_PINMUX(PA, 14U, 4U, 0x5CU, 1U)

PA14_USART2_TXD

#define PA14_USART2_TXD   SF32LB_PINMUX(PA, 14U, 4U, 0x5CU, 0U)

PA14_USART3_CTS

#define PA14_USART3_CTS   SF32LB_PINMUX(PA, 14U, 4U, 0x60U, 3U)

PA14_USART3_RTS

#define PA14_USART3_RTS   SF32LB_PINMUX(PA, 14U, 4U, 0x60U, 2U)

PA14_USART3_RXD

#define PA14_USART3_RXD   SF32LB_PINMUX(PA, 14U, 4U, 0x60U, 1U)

PA14_USART3_TXD

#define PA14_USART3_TXD   SF32LB_PINMUX(PA, 14U, 4U, 0x60U, 0U)

PA15_ATIM1_BK

#define PA15_ATIM1_BK   SF32LB_PINMUX(PA, 15U, 5U, 0x80U, 0U)

PA15_ATIM1_BK2

#define PA15_ATIM1_BK2   SF32LB_PINMUX(PA, 15U, 5U, 0x80U, 1U)

PA15_ATIM1_CH1

#define PA15_ATIM1_CH1   SF32LB_PINMUX(PA, 15U, 5U, 0x78U, 0U)

PA15_ATIM1_CH1N

#define PA15_ATIM1_CH1N   SF32LB_PINMUX(PA, 15U, 5U, 0x7CU, 0U)

PA15_ATIM1_CH2

#define PA15_ATIM1_CH2   SF32LB_PINMUX(PA, 15U, 5U, 0x78U, 1U)

PA15_ATIM1_CH2N

#define PA15_ATIM1_CH2N   SF32LB_PINMUX(PA, 15U, 5U, 0x7CU, 1U)

PA15_ATIM1_CH3

#define PA15_ATIM1_CH3   SF32LB_PINMUX(PA, 15U, 5U, 0x78U, 2U)

PA15_ATIM1_CH3N

#define PA15_ATIM1_CH3N   SF32LB_PINMUX(PA, 15U, 5U, 0x7CU, 2U)

PA15_ATIM1_CH4

#define PA15_ATIM1_CH4   SF32LB_PINMUX(PA, 15U, 5U, 0x78U, 3U)

PA15_ATIM1_ETR

#define PA15_ATIM1_ETR   SF32LB_PINMUX(PA, 15U, 5U, 0x80U, 2U)

PA15_GPIO

#define PA15_GPIO   SF32LB_PINMUX(PA, 15U, 0U, 0U, 0U)

PA15_GPTIM1_CH1

#define PA15_GPTIM1_CH1   SF32LB_PINMUX(PA, 15U, 5U, 0x64U, 0U)

PA15_GPTIM1_CH2

#define PA15_GPTIM1_CH2   SF32LB_PINMUX(PA, 15U, 5U, 0x64U, 1U)

PA15_GPTIM1_CH3

#define PA15_GPTIM1_CH3   SF32LB_PINMUX(PA, 15U, 5U, 0x64U, 2U)

PA15_GPTIM1_CH4

#define PA15_GPTIM1_CH4   SF32LB_PINMUX(PA, 15U, 5U, 0x64U, 3U)

PA15_GPTIM1_ETR

#define PA15_GPTIM1_ETR   SF32LB_PINMUX(PA, 15U, 5U, 0x6CU, 0U)

PA15_GPTIM2_CH1

#define PA15_GPTIM2_CH1   SF32LB_PINMUX(PA, 15U, 5U, 0x68U, 0U)

PA15_GPTIM2_CH2

#define PA15_GPTIM2_CH2   SF32LB_PINMUX(PA, 15U, 5U, 0x68U, 1U)

PA15_GPTIM2_CH3

#define PA15_GPTIM2_CH3   SF32LB_PINMUX(PA, 15U, 5U, 0x68U, 2U)

PA15_GPTIM2_CH4

#define PA15_GPTIM2_CH4   SF32LB_PINMUX(PA, 15U, 5U, 0x68U, 3U)

PA15_GPTIM2_ETR

#define PA15_GPTIM2_ETR   SF32LB_PINMUX(PA, 15U, 5U, 0x6CU, 1U)

PA15_I2C1_SCL

#define PA15_I2C1_SCL   SF32LB_PINMUX(PA, 15U, 4U, 0x48U, 0U)

PA15_I2C1_SDA

#define PA15_I2C1_SDA   SF32LB_PINMUX(PA, 15U, 4U, 0x48U, 1U)

PA15_I2C2_SCL

#define PA15_I2C2_SCL   SF32LB_PINMUX(PA, 15U, 4U, 0x4CU, 0U)

PA15_I2C2_SDA

#define PA15_I2C2_SDA   SF32LB_PINMUX(PA, 15U, 4U, 0x4CU, 1U)

PA15_I2C3_SCL

#define PA15_I2C3_SCL   SF32LB_PINMUX(PA, 15U, 4U, 0x50U, 0U)

PA15_I2C3_SDA

#define PA15_I2C3_SDA   SF32LB_PINMUX(PA, 15U, 4U, 0x50U, 1U)

PA15_I2C4_SCL

#define PA15_I2C4_SCL   SF32LB_PINMUX(PA, 15U, 4U, 0x54U, 0U)

PA15_I2C4_SDA

#define PA15_I2C4_SDA   SF32LB_PINMUX(PA, 15U, 4U, 0x54U, 1U)

PA15_LPTIM1_ETR

#define PA15_LPTIM1_ETR   SF32LB_PINMUX(PA, 15U, 5U, 0x70U, 2U)

PA15_LPTIM1_IN

#define PA15_LPTIM1_IN   SF32LB_PINMUX(PA, 15U, 5U, 0x70U, 0U)

PA15_LPTIM1_OUT

#define PA15_LPTIM1_OUT   SF32LB_PINMUX(PA, 15U, 5U, 0x70U, 1U)

PA15_LPTIM2_ETR

#define PA15_LPTIM2_ETR   SF32LB_PINMUX(PA, 15U, 5U, 0x74U, 2U)

PA15_LPTIM2_IN

#define PA15_LPTIM2_IN   SF32LB_PINMUX(PA, 15U, 5U, 0x74U, 0U)

PA15_LPTIM2_OUT

#define PA15_LPTIM2_OUT   SF32LB_PINMUX(PA, 15U, 5U, 0x74U, 1U)

PA15_MPI2_DIO0

#define PA15_MPI2_DIO0   SF32LB_PINMUX(PA, 15U, 1U, 0U, 0U)

PA15_SD1_CMD

#define PA15_SD1_CMD   SF32LB_PINMUX(PA, 15U, 2U, 0U, 0U)

PA15_USART1_CTS

#define PA15_USART1_CTS   SF32LB_PINMUX(PA, 15U, 4U, 0x58U, 3U)

PA15_USART1_RTS

#define PA15_USART1_RTS   SF32LB_PINMUX(PA, 15U, 4U, 0x58U, 2U)

PA15_USART1_RXD

#define PA15_USART1_RXD   SF32LB_PINMUX(PA, 15U, 4U, 0x58U, 1U)

PA15_USART1_TXD

#define PA15_USART1_TXD   SF32LB_PINMUX(PA, 15U, 4U, 0x58U, 0U)

PA15_USART2_CTS

#define PA15_USART2_CTS   SF32LB_PINMUX(PA, 15U, 4U, 0x5CU, 3U)

PA15_USART2_RTS

#define PA15_USART2_RTS   SF32LB_PINMUX(PA, 15U, 4U, 0x5CU, 2U)

PA15_USART2_RXD

#define PA15_USART2_RXD   SF32LB_PINMUX(PA, 15U, 4U, 0x5CU, 1U)

PA15_USART2_TXD

#define PA15_USART2_TXD   SF32LB_PINMUX(PA, 15U, 4U, 0x5CU, 0U)

PA15_USART3_CTS

#define PA15_USART3_CTS   SF32LB_PINMUX(PA, 15U, 4U, 0x60U, 3U)

PA15_USART3_RTS

#define PA15_USART3_RTS   SF32LB_PINMUX(PA, 15U, 4U, 0x60U, 2U)

PA15_USART3_RXD

#define PA15_USART3_RXD   SF32LB_PINMUX(PA, 15U, 4U, 0x60U, 1U)

PA15_USART3_TXD

#define PA15_USART3_TXD   SF32LB_PINMUX(PA, 15U, 4U, 0x60U, 0U)

PA16_ATIM1_BK

#define PA16_ATIM1_BK   SF32LB_PINMUX(PA, 16U, 5U, 0x80U, 0U)

PA16_ATIM1_BK2

#define PA16_ATIM1_BK2   SF32LB_PINMUX(PA, 16U, 5U, 0x80U, 1U)

PA16_ATIM1_CH1

#define PA16_ATIM1_CH1   SF32LB_PINMUX(PA, 16U, 5U, 0x78U, 0U)

PA16_ATIM1_CH1N

#define PA16_ATIM1_CH1N   SF32LB_PINMUX(PA, 16U, 5U, 0x7CU, 0U)

PA16_ATIM1_CH2

#define PA16_ATIM1_CH2   SF32LB_PINMUX(PA, 16U, 5U, 0x78U, 1U)

PA16_ATIM1_CH2N

#define PA16_ATIM1_CH2N   SF32LB_PINMUX(PA, 16U, 5U, 0x7CU, 1U)

PA16_ATIM1_CH3

#define PA16_ATIM1_CH3   SF32LB_PINMUX(PA, 16U, 5U, 0x78U, 2U)

PA16_ATIM1_CH3N

#define PA16_ATIM1_CH3N   SF32LB_PINMUX(PA, 16U, 5U, 0x7CU, 2U)

PA16_ATIM1_CH4

#define PA16_ATIM1_CH4   SF32LB_PINMUX(PA, 16U, 5U, 0x78U, 3U)

PA16_ATIM1_ETR

#define PA16_ATIM1_ETR   SF32LB_PINMUX(PA, 16U, 5U, 0x80U, 2U)

PA16_GPIO

#define PA16_GPIO   SF32LB_PINMUX(PA, 16U, 0U, 0U, 0U)

PA16_GPTIM1_CH1

#define PA16_GPTIM1_CH1   SF32LB_PINMUX(PA, 16U, 5U, 0x64U, 0U)

PA16_GPTIM1_CH2

#define PA16_GPTIM1_CH2   SF32LB_PINMUX(PA, 16U, 5U, 0x64U, 1U)

PA16_GPTIM1_CH3

#define PA16_GPTIM1_CH3   SF32LB_PINMUX(PA, 16U, 5U, 0x64U, 2U)

PA16_GPTIM1_CH4

#define PA16_GPTIM1_CH4   SF32LB_PINMUX(PA, 16U, 5U, 0x64U, 3U)

PA16_GPTIM1_ETR

#define PA16_GPTIM1_ETR   SF32LB_PINMUX(PA, 16U, 5U, 0x6CU, 0U)

PA16_GPTIM2_CH1

#define PA16_GPTIM2_CH1   SF32LB_PINMUX(PA, 16U, 5U, 0x68U, 0U)

PA16_GPTIM2_CH2

#define PA16_GPTIM2_CH2   SF32LB_PINMUX(PA, 16U, 5U, 0x68U, 1U)

PA16_GPTIM2_CH3

#define PA16_GPTIM2_CH3   SF32LB_PINMUX(PA, 16U, 5U, 0x68U, 2U)

PA16_GPTIM2_CH4

#define PA16_GPTIM2_CH4   SF32LB_PINMUX(PA, 16U, 5U, 0x68U, 3U)

PA16_GPTIM2_ETR

#define PA16_GPTIM2_ETR   SF32LB_PINMUX(PA, 16U, 5U, 0x6CU, 1U)

PA16_I2C1_SCL

#define PA16_I2C1_SCL   SF32LB_PINMUX(PA, 16U, 4U, 0x48U, 0U)

PA16_I2C1_SDA

#define PA16_I2C1_SDA   SF32LB_PINMUX(PA, 16U, 4U, 0x48U, 1U)

PA16_I2C2_SCL

#define PA16_I2C2_SCL   SF32LB_PINMUX(PA, 16U, 4U, 0x4CU, 0U)

PA16_I2C2_SDA

#define PA16_I2C2_SDA   SF32LB_PINMUX(PA, 16U, 4U, 0x4CU, 1U)

PA16_I2C3_SCL

#define PA16_I2C3_SCL   SF32LB_PINMUX(PA, 16U, 4U, 0x50U, 0U)

PA16_I2C3_SDA

#define PA16_I2C3_SDA   SF32LB_PINMUX(PA, 16U, 4U, 0x50U, 1U)

PA16_I2C4_SCL

#define PA16_I2C4_SCL   SF32LB_PINMUX(PA, 16U, 4U, 0x54U, 0U)

PA16_I2C4_SDA

#define PA16_I2C4_SDA   SF32LB_PINMUX(PA, 16U, 4U, 0x54U, 1U)

PA16_LPTIM1_ETR

#define PA16_LPTIM1_ETR   SF32LB_PINMUX(PA, 16U, 5U, 0x70U, 2U)

PA16_LPTIM1_IN

#define PA16_LPTIM1_IN   SF32LB_PINMUX(PA, 16U, 5U, 0x70U, 0U)

PA16_LPTIM1_OUT

#define PA16_LPTIM1_OUT   SF32LB_PINMUX(PA, 16U, 5U, 0x70U, 1U)

PA16_LPTIM2_ETR

#define PA16_LPTIM2_ETR   SF32LB_PINMUX(PA, 16U, 5U, 0x74U, 2U)

PA16_LPTIM2_IN

#define PA16_LPTIM2_IN   SF32LB_PINMUX(PA, 16U, 5U, 0x74U, 0U)

PA16_LPTIM2_OUT

#define PA16_LPTIM2_OUT   SF32LB_PINMUX(PA, 16U, 5U, 0x74U, 1U)

PA16_MPI2_CLK

#define PA16_MPI2_CLK   SF32LB_PINMUX(PA, 16U, 1U, 0U, 0U)

PA16_SD1_DIO0

#define PA16_SD1_DIO0   SF32LB_PINMUX(PA, 16U, 2U, 0U, 0U)

PA16_USART1_CTS

#define PA16_USART1_CTS   SF32LB_PINMUX(PA, 16U, 4U, 0x58U, 3U)

PA16_USART1_RTS

#define PA16_USART1_RTS   SF32LB_PINMUX(PA, 16U, 4U, 0x58U, 2U)

PA16_USART1_RXD

#define PA16_USART1_RXD   SF32LB_PINMUX(PA, 16U, 4U, 0x58U, 1U)

PA16_USART1_TXD

#define PA16_USART1_TXD   SF32LB_PINMUX(PA, 16U, 4U, 0x58U, 0U)

PA16_USART2_CTS

#define PA16_USART2_CTS   SF32LB_PINMUX(PA, 16U, 4U, 0x5CU, 3U)

PA16_USART2_RTS

#define PA16_USART2_RTS   SF32LB_PINMUX(PA, 16U, 4U, 0x5CU, 2U)

PA16_USART2_RXD

#define PA16_USART2_RXD   SF32LB_PINMUX(PA, 16U, 4U, 0x5CU, 1U)

PA16_USART2_TXD

#define PA16_USART2_TXD   SF32LB_PINMUX(PA, 16U, 4U, 0x5CU, 0U)

PA16_USART3_CTS

#define PA16_USART3_CTS   SF32LB_PINMUX(PA, 16U, 4U, 0x60U, 3U)

PA16_USART3_RTS

#define PA16_USART3_RTS   SF32LB_PINMUX(PA, 16U, 4U, 0x60U, 2U)

PA16_USART3_RXD

#define PA16_USART3_RXD   SF32LB_PINMUX(PA, 16U, 4U, 0x60U, 1U)

PA16_USART3_TXD

#define PA16_USART3_TXD   SF32LB_PINMUX(PA, 16U, 4U, 0x60U, 0U)

PA17_ATIM1_BK

#define PA17_ATIM1_BK   SF32LB_PINMUX(PA, 17U, 5U, 0x80U, 0U)

PA17_ATIM1_BK2

#define PA17_ATIM1_BK2   SF32LB_PINMUX(PA, 17U, 5U, 0x80U, 1U)

PA17_ATIM1_CH1

#define PA17_ATIM1_CH1   SF32LB_PINMUX(PA, 17U, 5U, 0x78U, 0U)

PA17_ATIM1_CH1N

#define PA17_ATIM1_CH1N   SF32LB_PINMUX(PA, 17U, 5U, 0x7CU, 0U)

PA17_ATIM1_CH2

#define PA17_ATIM1_CH2   SF32LB_PINMUX(PA, 17U, 5U, 0x78U, 1U)

PA17_ATIM1_CH2N

#define PA17_ATIM1_CH2N   SF32LB_PINMUX(PA, 17U, 5U, 0x7CU, 1U)

PA17_ATIM1_CH3

#define PA17_ATIM1_CH3   SF32LB_PINMUX(PA, 17U, 5U, 0x78U, 2U)

PA17_ATIM1_CH3N

#define PA17_ATIM1_CH3N   SF32LB_PINMUX(PA, 17U, 5U, 0x7CU, 2U)

PA17_ATIM1_CH4

#define PA17_ATIM1_CH4   SF32LB_PINMUX(PA, 17U, 5U, 0x78U, 3U)

PA17_ATIM1_ETR

#define PA17_ATIM1_ETR   SF32LB_PINMUX(PA, 17U, 5U, 0x80U, 2U)

PA17_GPIO

#define PA17_GPIO   SF32LB_PINMUX(PA, 17U, 0U, 0U, 0U)

PA17_GPTIM1_CH1

#define PA17_GPTIM1_CH1   SF32LB_PINMUX(PA, 17U, 5U, 0x64U, 0U)

PA17_GPTIM1_CH2

#define PA17_GPTIM1_CH2   SF32LB_PINMUX(PA, 17U, 5U, 0x64U, 1U)

PA17_GPTIM1_CH3

#define PA17_GPTIM1_CH3   SF32LB_PINMUX(PA, 17U, 5U, 0x64U, 2U)

PA17_GPTIM1_CH4

#define PA17_GPTIM1_CH4   SF32LB_PINMUX(PA, 17U, 5U, 0x64U, 3U)

PA17_GPTIM1_ETR

#define PA17_GPTIM1_ETR   SF32LB_PINMUX(PA, 17U, 5U, 0x6CU, 0U)

PA17_GPTIM2_CH1

#define PA17_GPTIM2_CH1   SF32LB_PINMUX(PA, 17U, 5U, 0x68U, 0U)

PA17_GPTIM2_CH2

#define PA17_GPTIM2_CH2   SF32LB_PINMUX(PA, 17U, 5U, 0x68U, 1U)

PA17_GPTIM2_CH3

#define PA17_GPTIM2_CH3   SF32LB_PINMUX(PA, 17U, 5U, 0x68U, 2U)

PA17_GPTIM2_CH4

#define PA17_GPTIM2_CH4   SF32LB_PINMUX(PA, 17U, 5U, 0x68U, 3U)

PA17_GPTIM2_ETR

#define PA17_GPTIM2_ETR   SF32LB_PINMUX(PA, 17U, 5U, 0x6CU, 1U)

PA17_I2C1_SCL

#define PA17_I2C1_SCL   SF32LB_PINMUX(PA, 17U, 4U, 0x48U, 0U)

PA17_I2C1_SDA

#define PA17_I2C1_SDA   SF32LB_PINMUX(PA, 17U, 4U, 0x48U, 1U)

PA17_I2C2_SCL

#define PA17_I2C2_SCL   SF32LB_PINMUX(PA, 17U, 4U, 0x4CU, 0U)

PA17_I2C2_SDA

#define PA17_I2C2_SDA   SF32LB_PINMUX(PA, 17U, 4U, 0x4CU, 1U)

PA17_I2C3_SCL

#define PA17_I2C3_SCL   SF32LB_PINMUX(PA, 17U, 4U, 0x50U, 0U)

PA17_I2C3_SDA

#define PA17_I2C3_SDA   SF32LB_PINMUX(PA, 17U, 4U, 0x50U, 1U)

PA17_I2C4_SCL

#define PA17_I2C4_SCL   SF32LB_PINMUX(PA, 17U, 4U, 0x54U, 0U)

PA17_I2C4_SDA

#define PA17_I2C4_SDA   SF32LB_PINMUX(PA, 17U, 4U, 0x54U, 1U)

PA17_LPTIM1_ETR

#define PA17_LPTIM1_ETR   SF32LB_PINMUX(PA, 17U, 5U, 0x70U, 2U)

PA17_LPTIM1_IN

#define PA17_LPTIM1_IN   SF32LB_PINMUX(PA, 17U, 5U, 0x70U, 0U)

PA17_LPTIM1_OUT

#define PA17_LPTIM1_OUT   SF32LB_PINMUX(PA, 17U, 5U, 0x70U, 1U)

PA17_LPTIM2_ETR

#define PA17_LPTIM2_ETR   SF32LB_PINMUX(PA, 17U, 5U, 0x74U, 2U)

PA17_LPTIM2_IN

#define PA17_LPTIM2_IN   SF32LB_PINMUX(PA, 17U, 5U, 0x74U, 0U)

PA17_LPTIM2_OUT

#define PA17_LPTIM2_OUT   SF32LB_PINMUX(PA, 17U, 5U, 0x74U, 1U)

PA17_MPI2_DIO3

#define PA17_MPI2_DIO3   SF32LB_PINMUX(PA, 17U, 1U, 0U, 0U)

PA17_SD1_DIO1

#define PA17_SD1_DIO1   SF32LB_PINMUX(PA, 17U, 2U, 0U, 0U)

PA17_USART1_CTS

#define PA17_USART1_CTS   SF32LB_PINMUX(PA, 17U, 4U, 0x58U, 3U)

PA17_USART1_RTS

#define PA17_USART1_RTS   SF32LB_PINMUX(PA, 17U, 4U, 0x58U, 2U)

PA17_USART1_RXD

#define PA17_USART1_RXD   SF32LB_PINMUX(PA, 17U, 4U, 0x58U, 1U)

PA17_USART1_TXD

#define PA17_USART1_TXD   SF32LB_PINMUX(PA, 17U, 4U, 0x58U, 0U)

PA17_USART2_CTS

#define PA17_USART2_CTS   SF32LB_PINMUX(PA, 17U, 4U, 0x5CU, 3U)

PA17_USART2_RTS

#define PA17_USART2_RTS   SF32LB_PINMUX(PA, 17U, 4U, 0x5CU, 2U)

PA17_USART2_RXD

#define PA17_USART2_RXD   SF32LB_PINMUX(PA, 17U, 4U, 0x5CU, 1U)

PA17_USART2_TXD

#define PA17_USART2_TXD   SF32LB_PINMUX(PA, 17U, 4U, 0x5CU, 0U)

PA17_USART3_CTS

#define PA17_USART3_CTS   SF32LB_PINMUX(PA, 17U, 4U, 0x60U, 3U)

PA17_USART3_RTS

#define PA17_USART3_RTS   SF32LB_PINMUX(PA, 17U, 4U, 0x60U, 2U)

PA17_USART3_RXD

#define PA17_USART3_RXD   SF32LB_PINMUX(PA, 17U, 4U, 0x60U, 1U)

PA17_USART3_TXD

#define PA17_USART3_TXD   SF32LB_PINMUX(PA, 17U, 4U, 0x60U, 0U)

PA18_ATIM1_BK

#define PA18_ATIM1_BK   SF32LB_PINMUX(PA, 18U, 5U, 0x80U, 0U)

PA18_ATIM1_BK2

#define PA18_ATIM1_BK2   SF32LB_PINMUX(PA, 18U, 5U, 0x80U, 1U)

PA18_ATIM1_CH1

#define PA18_ATIM1_CH1   SF32LB_PINMUX(PA, 18U, 5U, 0x78U, 0U)

PA18_ATIM1_CH1N

#define PA18_ATIM1_CH1N   SF32LB_PINMUX(PA, 18U, 5U, 0x7CU, 0U)

PA18_ATIM1_CH2

#define PA18_ATIM1_CH2   SF32LB_PINMUX(PA, 18U, 5U, 0x78U, 1U)

PA18_ATIM1_CH2N

#define PA18_ATIM1_CH2N   SF32LB_PINMUX(PA, 18U, 5U, 0x7CU, 1U)

PA18_ATIM1_CH3

#define PA18_ATIM1_CH3   SF32LB_PINMUX(PA, 18U, 5U, 0x78U, 2U)

PA18_ATIM1_CH3N

#define PA18_ATIM1_CH3N   SF32LB_PINMUX(PA, 18U, 5U, 0x7CU, 2U)

PA18_ATIM1_CH4

#define PA18_ATIM1_CH4   SF32LB_PINMUX(PA, 18U, 5U, 0x78U, 3U)

PA18_ATIM1_ETR

#define PA18_ATIM1_ETR   SF32LB_PINMUX(PA, 18U, 5U, 0x80U, 2U)

PA18_GPIO

#define PA18_GPIO   SF32LB_PINMUX(PA, 18U, 0U, 0U, 0U)

PA18_GPTIM1_CH1

#define PA18_GPTIM1_CH1   SF32LB_PINMUX(PA, 18U, 5U, 0x64U, 0U)

PA18_GPTIM1_CH2

#define PA18_GPTIM1_CH2   SF32LB_PINMUX(PA, 18U, 5U, 0x64U, 1U)

PA18_GPTIM1_CH3

#define PA18_GPTIM1_CH3   SF32LB_PINMUX(PA, 18U, 5U, 0x64U, 2U)

PA18_GPTIM1_CH4

#define PA18_GPTIM1_CH4   SF32LB_PINMUX(PA, 18U, 5U, 0x64U, 3U)

PA18_GPTIM1_ETR

#define PA18_GPTIM1_ETR   SF32LB_PINMUX(PA, 18U, 5U, 0x6CU, 0U)

PA18_GPTIM2_CH1

#define PA18_GPTIM2_CH1   SF32LB_PINMUX(PA, 18U, 5U, 0x68U, 0U)

PA18_GPTIM2_CH2

#define PA18_GPTIM2_CH2   SF32LB_PINMUX(PA, 18U, 5U, 0x68U, 1U)

PA18_GPTIM2_CH3

#define PA18_GPTIM2_CH3   SF32LB_PINMUX(PA, 18U, 5U, 0x68U, 2U)

PA18_GPTIM2_CH4

#define PA18_GPTIM2_CH4   SF32LB_PINMUX(PA, 18U, 5U, 0x68U, 3U)

PA18_GPTIM2_ETR

#define PA18_GPTIM2_ETR   SF32LB_PINMUX(PA, 18U, 5U, 0x6CU, 1U)

PA18_I2C1_SCL

#define PA18_I2C1_SCL   SF32LB_PINMUX(PA, 18U, 4U, 0x48U, 0U)

PA18_I2C1_SDA

#define PA18_I2C1_SDA   SF32LB_PINMUX(PA, 18U, 4U, 0x48U, 1U)

PA18_I2C2_SCL

#define PA18_I2C2_SCL   SF32LB_PINMUX(PA, 18U, 4U, 0x4CU, 0U)

PA18_I2C2_SDA

#define PA18_I2C2_SDA   SF32LB_PINMUX(PA, 18U, 4U, 0x4CU, 1U)

PA18_I2C3_SCL

#define PA18_I2C3_SCL   SF32LB_PINMUX(PA, 18U, 4U, 0x50U, 0U)

PA18_I2C3_SDA

#define PA18_I2C3_SDA   SF32LB_PINMUX(PA, 18U, 4U, 0x50U, 1U)

PA18_I2C4_SCL

#define PA18_I2C4_SCL   SF32LB_PINMUX(PA, 18U, 4U, 0x54U, 0U)

PA18_I2C4_SDA

#define PA18_I2C4_SDA   SF32LB_PINMUX(PA, 18U, 4U, 0x54U, 1U)

PA18_LPTIM1_ETR

#define PA18_LPTIM1_ETR   SF32LB_PINMUX(PA, 18U, 5U, 0x70U, 2U)

PA18_LPTIM1_IN

#define PA18_LPTIM1_IN   SF32LB_PINMUX(PA, 18U, 5U, 0x70U, 0U)

PA18_LPTIM1_OUT

#define PA18_LPTIM1_OUT   SF32LB_PINMUX(PA, 18U, 5U, 0x70U, 1U)

PA18_LPTIM2_ETR

#define PA18_LPTIM2_ETR   SF32LB_PINMUX(PA, 18U, 5U, 0x74U, 2U)

PA18_LPTIM2_IN

#define PA18_LPTIM2_IN   SF32LB_PINMUX(PA, 18U, 5U, 0x74U, 0U)

PA18_LPTIM2_OUT

#define PA18_LPTIM2_OUT   SF32LB_PINMUX(PA, 18U, 5U, 0x74U, 1U)

PA18_SWDIO

#define PA18_SWDIO   SF32LB_PINMUX(PA, 18U, 2U, 0U, 0U)

PA18_USART1_CTS

#define PA18_USART1_CTS   SF32LB_PINMUX(PA, 18U, 4U, 0x58U, 3U)

PA18_USART1_RTS

#define PA18_USART1_RTS   SF32LB_PINMUX(PA, 18U, 4U, 0x58U, 2U)

PA18_USART1_RXD

#define PA18_USART1_RXD   SF32LB_PINMUX(PA, 18U, 4U, 0x58U, 1U)

PA18_USART1_TXD

#define PA18_USART1_TXD   SF32LB_PINMUX(PA, 18U, 4U, 0x58U, 0U)

PA18_USART2_CTS

#define PA18_USART2_CTS   SF32LB_PINMUX(PA, 18U, 4U, 0x5CU, 3U)

PA18_USART2_RTS

#define PA18_USART2_RTS   SF32LB_PINMUX(PA, 18U, 4U, 0x5CU, 2U)

PA18_USART2_RXD

#define PA18_USART2_RXD   SF32LB_PINMUX(PA, 18U, 4U, 0x5CU, 1U)

PA18_USART2_TXD

#define PA18_USART2_TXD   SF32LB_PINMUX(PA, 18U, 4U, 0x5CU, 0U)

PA18_USART3_CTS

#define PA18_USART3_CTS   SF32LB_PINMUX(PA, 18U, 4U, 0x60U, 3U)

PA18_USART3_RTS

#define PA18_USART3_RTS   SF32LB_PINMUX(PA, 18U, 4U, 0x60U, 2U)

PA18_USART3_RXD

#define PA18_USART3_RXD   SF32LB_PINMUX(PA, 18U, 4U, 0x60U, 1U)

PA18_USART3_TXD

#define PA18_USART3_TXD   SF32LB_PINMUX(PA, 18U, 4U, 0x60U, 0U)

PA19_ATIM1_BK

#define PA19_ATIM1_BK   SF32LB_PINMUX(PA, 19U, 5U, 0x80U, 0U)

PA19_ATIM1_BK2

#define PA19_ATIM1_BK2   SF32LB_PINMUX(PA, 19U, 5U, 0x80U, 1U)

PA19_ATIM1_CH1

#define PA19_ATIM1_CH1   SF32LB_PINMUX(PA, 19U, 5U, 0x78U, 0U)

PA19_ATIM1_CH1N

#define PA19_ATIM1_CH1N   SF32LB_PINMUX(PA, 19U, 5U, 0x7CU, 0U)

PA19_ATIM1_CH2

#define PA19_ATIM1_CH2   SF32LB_PINMUX(PA, 19U, 5U, 0x78U, 1U)

PA19_ATIM1_CH2N

#define PA19_ATIM1_CH2N   SF32LB_PINMUX(PA, 19U, 5U, 0x7CU, 1U)

PA19_ATIM1_CH3

#define PA19_ATIM1_CH3   SF32LB_PINMUX(PA, 19U, 5U, 0x78U, 2U)

PA19_ATIM1_CH3N

#define PA19_ATIM1_CH3N   SF32LB_PINMUX(PA, 19U, 5U, 0x7CU, 2U)

PA19_ATIM1_CH4

#define PA19_ATIM1_CH4   SF32LB_PINMUX(PA, 19U, 5U, 0x78U, 3U)

PA19_ATIM1_ETR

#define PA19_ATIM1_ETR   SF32LB_PINMUX(PA, 19U, 5U, 0x80U, 2U)

PA19_GPIO

#define PA19_GPIO   SF32LB_PINMUX(PA, 19U, 0U, 0U, 0U)

PA19_GPTIM1_CH1

#define PA19_GPTIM1_CH1   SF32LB_PINMUX(PA, 19U, 5U, 0x64U, 0U)

PA19_GPTIM1_CH2

#define PA19_GPTIM1_CH2   SF32LB_PINMUX(PA, 19U, 5U, 0x64U, 1U)

PA19_GPTIM1_CH3

#define PA19_GPTIM1_CH3   SF32LB_PINMUX(PA, 19U, 5U, 0x64U, 2U)

PA19_GPTIM1_CH4

#define PA19_GPTIM1_CH4   SF32LB_PINMUX(PA, 19U, 5U, 0x64U, 3U)

PA19_GPTIM1_ETR

#define PA19_GPTIM1_ETR   SF32LB_PINMUX(PA, 19U, 5U, 0x6CU, 0U)

PA19_GPTIM2_CH1

#define PA19_GPTIM2_CH1   SF32LB_PINMUX(PA, 19U, 5U, 0x68U, 0U)

PA19_GPTIM2_CH2

#define PA19_GPTIM2_CH2   SF32LB_PINMUX(PA, 19U, 5U, 0x68U, 1U)

PA19_GPTIM2_CH3

#define PA19_GPTIM2_CH3   SF32LB_PINMUX(PA, 19U, 5U, 0x68U, 2U)

PA19_GPTIM2_CH4

#define PA19_GPTIM2_CH4   SF32LB_PINMUX(PA, 19U, 5U, 0x68U, 3U)

PA19_GPTIM2_ETR

#define PA19_GPTIM2_ETR   SF32LB_PINMUX(PA, 19U, 5U, 0x6CU, 1U)

PA19_I2C1_SCL

#define PA19_I2C1_SCL   SF32LB_PINMUX(PA, 19U, 4U, 0x48U, 0U)

PA19_I2C1_SDA

#define PA19_I2C1_SDA   SF32LB_PINMUX(PA, 19U, 4U, 0x48U, 1U)

PA19_I2C2_SCL

#define PA19_I2C2_SCL   SF32LB_PINMUX(PA, 19U, 4U, 0x4CU, 0U)

PA19_I2C2_SDA

#define PA19_I2C2_SDA   SF32LB_PINMUX(PA, 19U, 4U, 0x4CU, 1U)

PA19_I2C3_SCL

#define PA19_I2C3_SCL   SF32LB_PINMUX(PA, 19U, 4U, 0x50U, 0U)

PA19_I2C3_SDA

#define PA19_I2C3_SDA   SF32LB_PINMUX(PA, 19U, 4U, 0x50U, 1U)

PA19_I2C4_SCL

#define PA19_I2C4_SCL   SF32LB_PINMUX(PA, 19U, 4U, 0x54U, 0U)

PA19_I2C4_SDA

#define PA19_I2C4_SDA   SF32LB_PINMUX(PA, 19U, 4U, 0x54U, 1U)

PA19_LPTIM1_ETR

#define PA19_LPTIM1_ETR   SF32LB_PINMUX(PA, 19U, 5U, 0x70U, 2U)

PA19_LPTIM1_IN

#define PA19_LPTIM1_IN   SF32LB_PINMUX(PA, 19U, 5U, 0x70U, 0U)

PA19_LPTIM1_OUT

#define PA19_LPTIM1_OUT   SF32LB_PINMUX(PA, 19U, 5U, 0x70U, 1U)

PA19_LPTIM2_ETR

#define PA19_LPTIM2_ETR   SF32LB_PINMUX(PA, 19U, 5U, 0x74U, 2U)

PA19_LPTIM2_IN

#define PA19_LPTIM2_IN   SF32LB_PINMUX(PA, 19U, 5U, 0x74U, 0U)

PA19_LPTIM2_OUT

#define PA19_LPTIM2_OUT   SF32LB_PINMUX(PA, 19U, 5U, 0x74U, 1U)

PA19_SWCLK

#define PA19_SWCLK   SF32LB_PINMUX(PA, 19U, 2U, 0U, 0U)

PA19_USART1_CTS

#define PA19_USART1_CTS   SF32LB_PINMUX(PA, 19U, 4U, 0x58U, 3U)

PA19_USART1_RTS

#define PA19_USART1_RTS   SF32LB_PINMUX(PA, 19U, 4U, 0x58U, 2U)

PA19_USART1_RXD

#define PA19_USART1_RXD   SF32LB_PINMUX(PA, 19U, 4U, 0x58U, 1U)

PA19_USART1_TXD

#define PA19_USART1_TXD   SF32LB_PINMUX(PA, 19U, 4U, 0x58U, 0U)

PA19_USART2_CTS

#define PA19_USART2_CTS   SF32LB_PINMUX(PA, 19U, 4U, 0x5CU, 3U)

PA19_USART2_RTS

#define PA19_USART2_RTS   SF32LB_PINMUX(PA, 19U, 4U, 0x5CU, 2U)

PA19_USART2_RXD

#define PA19_USART2_RXD   SF32LB_PINMUX(PA, 19U, 4U, 0x5CU, 1U)

PA19_USART2_TXD

#define PA19_USART2_TXD   SF32LB_PINMUX(PA, 19U, 4U, 0x5CU, 0U)

PA19_USART3_CTS

#define PA19_USART3_CTS   SF32LB_PINMUX(PA, 19U, 4U, 0x60U, 3U)

PA19_USART3_RTS

#define PA19_USART3_RTS   SF32LB_PINMUX(PA, 19U, 4U, 0x60U, 2U)

PA19_USART3_RXD

#define PA19_USART3_RXD   SF32LB_PINMUX(PA, 19U, 4U, 0x60U, 1U)

PA19_USART3_TXD

#define PA19_USART3_TXD   SF32LB_PINMUX(PA, 19U, 4U, 0x60U, 0U)

PA20_ATIM1_BK

#define PA20_ATIM1_BK   SF32LB_PINMUX(PA, 20U, 5U, 0x80U, 0U)

PA20_ATIM1_BK2

#define PA20_ATIM1_BK2   SF32LB_PINMUX(PA, 20U, 5U, 0x80U, 1U)

PA20_ATIM1_CH1

#define PA20_ATIM1_CH1   SF32LB_PINMUX(PA, 20U, 5U, 0x78U, 0U)

PA20_ATIM1_CH1N

#define PA20_ATIM1_CH1N   SF32LB_PINMUX(PA, 20U, 5U, 0x7CU, 0U)

PA20_ATIM1_CH2

#define PA20_ATIM1_CH2   SF32LB_PINMUX(PA, 20U, 5U, 0x78U, 1U)

PA20_ATIM1_CH2N

#define PA20_ATIM1_CH2N   SF32LB_PINMUX(PA, 20U, 5U, 0x7CU, 1U)

PA20_ATIM1_CH3

#define PA20_ATIM1_CH3   SF32LB_PINMUX(PA, 20U, 5U, 0x78U, 2U)

PA20_ATIM1_CH3N

#define PA20_ATIM1_CH3N   SF32LB_PINMUX(PA, 20U, 5U, 0x7CU, 2U)

PA20_ATIM1_CH4

#define PA20_ATIM1_CH4   SF32LB_PINMUX(PA, 20U, 5U, 0x78U, 3U)

PA20_ATIM1_ETR

#define PA20_ATIM1_ETR   SF32LB_PINMUX(PA, 20U, 5U, 0x80U, 2U)

PA20_GPIO

#define PA20_GPIO   SF32LB_PINMUX(PA, 20U, 0U, 0U, 0U)

PA20_GPTIM1_CH1

#define PA20_GPTIM1_CH1   SF32LB_PINMUX(PA, 20U, 5U, 0x64U, 0U)

PA20_GPTIM1_CH2

#define PA20_GPTIM1_CH2   SF32LB_PINMUX(PA, 20U, 5U, 0x64U, 1U)

PA20_GPTIM1_CH3

#define PA20_GPTIM1_CH3   SF32LB_PINMUX(PA, 20U, 5U, 0x64U, 2U)

PA20_GPTIM1_CH4

#define PA20_GPTIM1_CH4   SF32LB_PINMUX(PA, 20U, 5U, 0x64U, 3U)

PA20_GPTIM1_ETR

#define PA20_GPTIM1_ETR   SF32LB_PINMUX(PA, 20U, 5U, 0x6CU, 0U)

PA20_GPTIM2_CH1

#define PA20_GPTIM2_CH1   SF32LB_PINMUX(PA, 20U, 5U, 0x68U, 0U)

PA20_GPTIM2_CH2

#define PA20_GPTIM2_CH2   SF32LB_PINMUX(PA, 20U, 5U, 0x68U, 1U)

PA20_GPTIM2_CH3

#define PA20_GPTIM2_CH3   SF32LB_PINMUX(PA, 20U, 5U, 0x68U, 2U)

PA20_GPTIM2_CH4

#define PA20_GPTIM2_CH4   SF32LB_PINMUX(PA, 20U, 5U, 0x68U, 3U)

PA20_GPTIM2_ETR

#define PA20_GPTIM2_ETR   SF32LB_PINMUX(PA, 20U, 5U, 0x6CU, 1U)

PA20_I2C1_SCL

#define PA20_I2C1_SCL   SF32LB_PINMUX(PA, 20U, 4U, 0x48U, 0U)

PA20_I2C1_SDA

#define PA20_I2C1_SDA   SF32LB_PINMUX(PA, 20U, 4U, 0x48U, 1U)

PA20_I2C2_SCL

#define PA20_I2C2_SCL   SF32LB_PINMUX(PA, 20U, 4U, 0x4CU, 0U)

PA20_I2C2_SDA

#define PA20_I2C2_SDA   SF32LB_PINMUX(PA, 20U, 4U, 0x4CU, 1U)

PA20_I2C3_SCL

#define PA20_I2C3_SCL   SF32LB_PINMUX(PA, 20U, 4U, 0x50U, 0U)

PA20_I2C3_SDA

#define PA20_I2C3_SDA   SF32LB_PINMUX(PA, 20U, 4U, 0x50U, 1U)

PA20_I2C4_SCL

#define PA20_I2C4_SCL   SF32LB_PINMUX(PA, 20U, 4U, 0x54U, 0U)

PA20_I2C4_SDA

#define PA20_I2C4_SDA   SF32LB_PINMUX(PA, 20U, 4U, 0x54U, 1U)

PA20_LPTIM1_ETR

#define PA20_LPTIM1_ETR   SF32LB_PINMUX(PA, 20U, 5U, 0x70U, 2U)

PA20_LPTIM1_IN

#define PA20_LPTIM1_IN   SF32LB_PINMUX(PA, 20U, 5U, 0x70U, 0U)

PA20_LPTIM1_OUT

#define PA20_LPTIM1_OUT   SF32LB_PINMUX(PA, 20U, 5U, 0x70U, 1U)

PA20_LPTIM2_ETR

#define PA20_LPTIM2_ETR   SF32LB_PINMUX(PA, 20U, 5U, 0x74U, 2U)

PA20_LPTIM2_IN

#define PA20_LPTIM2_IN   SF32LB_PINMUX(PA, 20U, 5U, 0x74U, 0U)

PA20_LPTIM2_OUT

#define PA20_LPTIM2_OUT   SF32LB_PINMUX(PA, 20U, 5U, 0x74U, 1U)

PA20_USART1_CTS

#define PA20_USART1_CTS   SF32LB_PINMUX(PA, 20U, 4U, 0x58U, 3U)

PA20_USART1_RTS

#define PA20_USART1_RTS   SF32LB_PINMUX(PA, 20U, 4U, 0x58U, 2U)

PA20_USART1_RXD

#define PA20_USART1_RXD   SF32LB_PINMUX(PA, 20U, 4U, 0x58U, 1U)

PA20_USART1_TXD

#define PA20_USART1_TXD   SF32LB_PINMUX(PA, 20U, 4U, 0x58U, 0U)

PA20_USART2_CTS

#define PA20_USART2_CTS   SF32LB_PINMUX(PA, 20U, 4U, 0x5CU, 3U)

PA20_USART2_RTS

#define PA20_USART2_RTS   SF32LB_PINMUX(PA, 20U, 4U, 0x5CU, 2U)

PA20_USART2_RXD

#define PA20_USART2_RXD   SF32LB_PINMUX(PA, 20U, 4U, 0x5CU, 1U)

PA20_USART2_TXD

#define PA20_USART2_TXD   SF32LB_PINMUX(PA, 20U, 4U, 0x5CU, 0U)

PA20_USART3_CTS

#define PA20_USART3_CTS   SF32LB_PINMUX(PA, 20U, 4U, 0x60U, 3U)

PA20_USART3_RTS

#define PA20_USART3_RTS   SF32LB_PINMUX(PA, 20U, 4U, 0x60U, 2U)

PA20_USART3_RXD

#define PA20_USART3_RXD   SF32LB_PINMUX(PA, 20U, 4U, 0x60U, 1U)

PA20_USART3_TXD

#define PA20_USART3_TXD   SF32LB_PINMUX(PA, 20U, 4U, 0x60U, 0U)

PA21_ATIM1_BK

#define PA21_ATIM1_BK   SF32LB_PINMUX(PA, 21U, 5U, 0x80U, 0U)

PA21_ATIM1_BK2

#define PA21_ATIM1_BK2   SF32LB_PINMUX(PA, 21U, 5U, 0x80U, 1U)

PA21_ATIM1_CH1

#define PA21_ATIM1_CH1   SF32LB_PINMUX(PA, 21U, 5U, 0x78U, 0U)

PA21_ATIM1_CH1N

#define PA21_ATIM1_CH1N   SF32LB_PINMUX(PA, 21U, 5U, 0x7CU, 0U)

PA21_ATIM1_CH2

#define PA21_ATIM1_CH2   SF32LB_PINMUX(PA, 21U, 5U, 0x78U, 1U)

PA21_ATIM1_CH2N

#define PA21_ATIM1_CH2N   SF32LB_PINMUX(PA, 21U, 5U, 0x7CU, 1U)

PA21_ATIM1_CH3

#define PA21_ATIM1_CH3   SF32LB_PINMUX(PA, 21U, 5U, 0x78U, 2U)

PA21_ATIM1_CH3N

#define PA21_ATIM1_CH3N   SF32LB_PINMUX(PA, 21U, 5U, 0x7CU, 2U)

PA21_ATIM1_CH4

#define PA21_ATIM1_CH4   SF32LB_PINMUX(PA, 21U, 5U, 0x78U, 3U)

PA21_ATIM1_ETR

#define PA21_ATIM1_ETR   SF32LB_PINMUX(PA, 21U, 5U, 0x80U, 2U)

PA21_GPIO

#define PA21_GPIO   SF32LB_PINMUX(PA, 21U, 0U, 0U, 0U)

PA21_GPTIM1_CH1

#define PA21_GPTIM1_CH1   SF32LB_PINMUX(PA, 21U, 5U, 0x64U, 0U)

PA21_GPTIM1_CH2

#define PA21_GPTIM1_CH2   SF32LB_PINMUX(PA, 21U, 5U, 0x64U, 1U)

PA21_GPTIM1_CH3

#define PA21_GPTIM1_CH3   SF32LB_PINMUX(PA, 21U, 5U, 0x64U, 2U)

PA21_GPTIM1_CH4

#define PA21_GPTIM1_CH4   SF32LB_PINMUX(PA, 21U, 5U, 0x64U, 3U)

PA21_GPTIM1_ETR

#define PA21_GPTIM1_ETR   SF32LB_PINMUX(PA, 21U, 5U, 0x6CU, 0U)

PA21_GPTIM2_CH1

#define PA21_GPTIM2_CH1   SF32LB_PINMUX(PA, 21U, 5U, 0x68U, 0U)

PA21_GPTIM2_CH2

#define PA21_GPTIM2_CH2   SF32LB_PINMUX(PA, 21U, 5U, 0x68U, 1U)

PA21_GPTIM2_CH3

#define PA21_GPTIM2_CH3   SF32LB_PINMUX(PA, 21U, 5U, 0x68U, 2U)

PA21_GPTIM2_CH4

#define PA21_GPTIM2_CH4   SF32LB_PINMUX(PA, 21U, 5U, 0x68U, 3U)

PA21_GPTIM2_ETR

#define PA21_GPTIM2_ETR   SF32LB_PINMUX(PA, 21U, 5U, 0x6CU, 1U)

PA21_I2C1_SCL

#define PA21_I2C1_SCL   SF32LB_PINMUX(PA, 21U, 4U, 0x48U, 0U)

PA21_I2C1_SDA

#define PA21_I2C1_SDA   SF32LB_PINMUX(PA, 21U, 4U, 0x48U, 1U)

PA21_I2C2_SCL

#define PA21_I2C2_SCL   SF32LB_PINMUX(PA, 21U, 4U, 0x4CU, 0U)

PA21_I2C2_SDA

#define PA21_I2C2_SDA   SF32LB_PINMUX(PA, 21U, 4U, 0x4CU, 1U)

PA21_I2C3_SCL

#define PA21_I2C3_SCL   SF32LB_PINMUX(PA, 21U, 4U, 0x50U, 0U)

PA21_I2C3_SDA

#define PA21_I2C3_SDA   SF32LB_PINMUX(PA, 21U, 4U, 0x50U, 1U)

PA21_I2C4_SCL

#define PA21_I2C4_SCL   SF32LB_PINMUX(PA, 21U, 4U, 0x54U, 0U)

PA21_I2C4_SDA

#define PA21_I2C4_SDA   SF32LB_PINMUX(PA, 21U, 4U, 0x54U, 1U)

PA21_LPTIM1_ETR

#define PA21_LPTIM1_ETR   SF32LB_PINMUX(PA, 21U, 5U, 0x70U, 2U)

PA21_LPTIM1_IN

#define PA21_LPTIM1_IN   SF32LB_PINMUX(PA, 21U, 5U, 0x70U, 0U)

PA21_LPTIM1_OUT

#define PA21_LPTIM1_OUT   SF32LB_PINMUX(PA, 21U, 5U, 0x70U, 1U)

PA21_LPTIM2_ETR

#define PA21_LPTIM2_ETR   SF32LB_PINMUX(PA, 21U, 5U, 0x74U, 2U)

PA21_LPTIM2_IN

#define PA21_LPTIM2_IN   SF32LB_PINMUX(PA, 21U, 5U, 0x74U, 0U)

PA21_LPTIM2_OUT

#define PA21_LPTIM2_OUT   SF32LB_PINMUX(PA, 21U, 5U, 0x74U, 1U)

PA21_USART1_CTS

#define PA21_USART1_CTS   SF32LB_PINMUX(PA, 21U, 4U, 0x58U, 3U)

PA21_USART1_RTS

#define PA21_USART1_RTS   SF32LB_PINMUX(PA, 21U, 4U, 0x58U, 2U)

PA21_USART1_RXD

#define PA21_USART1_RXD   SF32LB_PINMUX(PA, 21U, 4U, 0x58U, 1U)

PA21_USART1_TXD

#define PA21_USART1_TXD   SF32LB_PINMUX(PA, 21U, 4U, 0x58U, 0U)

PA21_USART2_CTS

#define PA21_USART2_CTS   SF32LB_PINMUX(PA, 21U, 4U, 0x5CU, 3U)

PA21_USART2_RTS

#define PA21_USART2_RTS   SF32LB_PINMUX(PA, 21U, 4U, 0x5CU, 2U)

PA21_USART2_RXD

#define PA21_USART2_RXD   SF32LB_PINMUX(PA, 21U, 4U, 0x5CU, 1U)

PA21_USART2_TXD

#define PA21_USART2_TXD   SF32LB_PINMUX(PA, 21U, 4U, 0x5CU, 0U)

PA21_USART3_CTS

#define PA21_USART3_CTS   SF32LB_PINMUX(PA, 21U, 4U, 0x60U, 3U)

PA21_USART3_RTS

#define PA21_USART3_RTS   SF32LB_PINMUX(PA, 21U, 4U, 0x60U, 2U)

PA21_USART3_RXD

#define PA21_USART3_RXD   SF32LB_PINMUX(PA, 21U, 4U, 0x60U, 1U)

PA21_USART3_TXD

#define PA21_USART3_TXD   SF32LB_PINMUX(PA, 21U, 4U, 0x60U, 0U)

PA22_ATIM1_BK

#define PA22_ATIM1_BK   SF32LB_PINMUX(PA, 22U, 5U, 0x80U, 0U)

PA22_ATIM1_BK2

#define PA22_ATIM1_BK2   SF32LB_PINMUX(PA, 22U, 5U, 0x80U, 1U)

PA22_ATIM1_CH1

#define PA22_ATIM1_CH1   SF32LB_PINMUX(PA, 22U, 5U, 0x78U, 0U)

PA22_ATIM1_CH1N

#define PA22_ATIM1_CH1N   SF32LB_PINMUX(PA, 22U, 5U, 0x7CU, 0U)

PA22_ATIM1_CH2

#define PA22_ATIM1_CH2   SF32LB_PINMUX(PA, 22U, 5U, 0x78U, 1U)

PA22_ATIM1_CH2N

#define PA22_ATIM1_CH2N   SF32LB_PINMUX(PA, 22U, 5U, 0x7CU, 1U)

PA22_ATIM1_CH3

#define PA22_ATIM1_CH3   SF32LB_PINMUX(PA, 22U, 5U, 0x78U, 2U)

PA22_ATIM1_CH3N

#define PA22_ATIM1_CH3N   SF32LB_PINMUX(PA, 22U, 5U, 0x7CU, 2U)

PA22_ATIM1_CH4

#define PA22_ATIM1_CH4   SF32LB_PINMUX(PA, 22U, 5U, 0x78U, 3U)

PA22_ATIM1_ETR

#define PA22_ATIM1_ETR   SF32LB_PINMUX(PA, 22U, 5U, 0x80U, 2U)

PA22_GPIO

#define PA22_GPIO   SF32LB_PINMUX(PA, 22U, 0U, 0U, 0U)

PA22_GPTIM1_CH1

#define PA22_GPTIM1_CH1   SF32LB_PINMUX(PA, 22U, 5U, 0x64U, 0U)

PA22_GPTIM1_CH2

#define PA22_GPTIM1_CH2   SF32LB_PINMUX(PA, 22U, 5U, 0x64U, 1U)

PA22_GPTIM1_CH3

#define PA22_GPTIM1_CH3   SF32LB_PINMUX(PA, 22U, 5U, 0x64U, 2U)

PA22_GPTIM1_CH4

#define PA22_GPTIM1_CH4   SF32LB_PINMUX(PA, 22U, 5U, 0x64U, 3U)

PA22_GPTIM1_ETR

#define PA22_GPTIM1_ETR   SF32LB_PINMUX(PA, 22U, 5U, 0x6CU, 0U)

PA22_GPTIM2_CH1

#define PA22_GPTIM2_CH1   SF32LB_PINMUX(PA, 22U, 5U, 0x68U, 0U)

PA22_GPTIM2_CH2

#define PA22_GPTIM2_CH2   SF32LB_PINMUX(PA, 22U, 5U, 0x68U, 1U)

PA22_GPTIM2_CH3

#define PA22_GPTIM2_CH3   SF32LB_PINMUX(PA, 22U, 5U, 0x68U, 2U)

PA22_GPTIM2_CH4

#define PA22_GPTIM2_CH4   SF32LB_PINMUX(PA, 22U, 5U, 0x68U, 3U)

PA22_GPTIM2_ETR

#define PA22_GPTIM2_ETR   SF32LB_PINMUX(PA, 22U, 5U, 0x6CU, 1U)

PA22_I2C1_SCL

#define PA22_I2C1_SCL   SF32LB_PINMUX(PA, 22U, 4U, 0x48U, 0U)

PA22_I2C1_SDA

#define PA22_I2C1_SDA   SF32LB_PINMUX(PA, 22U, 4U, 0x48U, 1U)

PA22_I2C2_SCL

#define PA22_I2C2_SCL   SF32LB_PINMUX(PA, 22U, 4U, 0x4CU, 0U)

PA22_I2C2_SDA

#define PA22_I2C2_SDA   SF32LB_PINMUX(PA, 22U, 4U, 0x4CU, 1U)

PA22_I2C3_SCL

#define PA22_I2C3_SCL   SF32LB_PINMUX(PA, 22U, 4U, 0x50U, 0U)

PA22_I2C3_SDA

#define PA22_I2C3_SDA   SF32LB_PINMUX(PA, 22U, 4U, 0x50U, 1U)

PA22_I2C4_SCL

#define PA22_I2C4_SCL   SF32LB_PINMUX(PA, 22U, 4U, 0x54U, 0U)

PA22_I2C4_SDA

#define PA22_I2C4_SDA   SF32LB_PINMUX(PA, 22U, 4U, 0x54U, 1U)

PA22_LPTIM1_ETR

#define PA22_LPTIM1_ETR   SF32LB_PINMUX(PA, 22U, 5U, 0x70U, 2U)

PA22_LPTIM1_IN

#define PA22_LPTIM1_IN   SF32LB_PINMUX(PA, 22U, 5U, 0x70U, 0U)

PA22_LPTIM1_OUT

#define PA22_LPTIM1_OUT   SF32LB_PINMUX(PA, 22U, 5U, 0x70U, 1U)

PA22_LPTIM2_ETR

#define PA22_LPTIM2_ETR   SF32LB_PINMUX(PA, 22U, 5U, 0x74U, 2U)

PA22_LPTIM2_IN

#define PA22_LPTIM2_IN   SF32LB_PINMUX(PA, 22U, 5U, 0x74U, 0U)

PA22_LPTIM2_OUT

#define PA22_LPTIM2_OUT   SF32LB_PINMUX(PA, 22U, 5U, 0x74U, 1U)

PA22_PDM1_CLK

#define PA22_PDM1_CLK   SF32LB_PINMUX(PA, 22U, 3U, 0U, 0U)

PA22_USART1_CTS

#define PA22_USART1_CTS   SF32LB_PINMUX(PA, 22U, 4U, 0x58U, 3U)

PA22_USART1_RTS

#define PA22_USART1_RTS   SF32LB_PINMUX(PA, 22U, 4U, 0x58U, 2U)

PA22_USART1_RXD

#define PA22_USART1_RXD   SF32LB_PINMUX(PA, 22U, 4U, 0x58U, 1U)

PA22_USART1_TXD

#define PA22_USART1_TXD   SF32LB_PINMUX(PA, 22U, 4U, 0x58U, 0U)

PA22_USART2_CTS

#define PA22_USART2_CTS   SF32LB_PINMUX(PA, 22U, 4U, 0x5CU, 3U)

PA22_USART2_RTS

#define PA22_USART2_RTS   SF32LB_PINMUX(PA, 22U, 4U, 0x5CU, 2U)

PA22_USART2_RXD

#define PA22_USART2_RXD   SF32LB_PINMUX(PA, 22U, 4U, 0x5CU, 1U)

PA22_USART2_TXD

#define PA22_USART2_TXD   SF32LB_PINMUX(PA, 22U, 4U, 0x5CU, 0U)

PA22_USART3_CTS

#define PA22_USART3_CTS   SF32LB_PINMUX(PA, 22U, 4U, 0x60U, 3U)

PA22_USART3_RTS

#define PA22_USART3_RTS   SF32LB_PINMUX(PA, 22U, 4U, 0x60U, 2U)

PA22_USART3_RXD

#define PA22_USART3_RXD   SF32LB_PINMUX(PA, 22U, 4U, 0x60U, 1U)

PA22_USART3_TXD

#define PA22_USART3_TXD   SF32LB_PINMUX(PA, 22U, 4U, 0x60U, 0U)

PA22_XTAL32K_XI

#define PA22_XTAL32K_XI   SF32LB_PINMUX(PA, 22U, 8U, 0U, 0U)

PA23_ATIM1_BK

#define PA23_ATIM1_BK   SF32LB_PINMUX(PA, 23U, 5U, 0x80U, 0U)

PA23_ATIM1_BK2

#define PA23_ATIM1_BK2   SF32LB_PINMUX(PA, 23U, 5U, 0x80U, 1U)

PA23_ATIM1_CH1

#define PA23_ATIM1_CH1   SF32LB_PINMUX(PA, 23U, 5U, 0x78U, 0U)

PA23_ATIM1_CH1N

#define PA23_ATIM1_CH1N   SF32LB_PINMUX(PA, 23U, 5U, 0x7CU, 0U)

PA23_ATIM1_CH2

#define PA23_ATIM1_CH2   SF32LB_PINMUX(PA, 23U, 5U, 0x78U, 1U)

PA23_ATIM1_CH2N

#define PA23_ATIM1_CH2N   SF32LB_PINMUX(PA, 23U, 5U, 0x7CU, 1U)

PA23_ATIM1_CH3

#define PA23_ATIM1_CH3   SF32LB_PINMUX(PA, 23U, 5U, 0x78U, 2U)

PA23_ATIM1_CH3N

#define PA23_ATIM1_CH3N   SF32LB_PINMUX(PA, 23U, 5U, 0x7CU, 2U)

PA23_ATIM1_CH4

#define PA23_ATIM1_CH4   SF32LB_PINMUX(PA, 23U, 5U, 0x78U, 3U)

PA23_ATIM1_ETR

#define PA23_ATIM1_ETR   SF32LB_PINMUX(PA, 23U, 5U, 0x80U, 2U)

PA23_GPIO

#define PA23_GPIO   SF32LB_PINMUX(PA, 23U, 0U, 0U, 0U)

PA23_GPTIM1_CH1

#define PA23_GPTIM1_CH1   SF32LB_PINMUX(PA, 23U, 5U, 0x64U, 0U)

PA23_GPTIM1_CH2

#define PA23_GPTIM1_CH2   SF32LB_PINMUX(PA, 23U, 5U, 0x64U, 1U)

PA23_GPTIM1_CH3

#define PA23_GPTIM1_CH3   SF32LB_PINMUX(PA, 23U, 5U, 0x64U, 2U)

PA23_GPTIM1_CH4

#define PA23_GPTIM1_CH4   SF32LB_PINMUX(PA, 23U, 5U, 0x64U, 3U)

PA23_GPTIM1_ETR

#define PA23_GPTIM1_ETR   SF32LB_PINMUX(PA, 23U, 5U, 0x6CU, 0U)

PA23_GPTIM2_CH1

#define PA23_GPTIM2_CH1   SF32LB_PINMUX(PA, 23U, 5U, 0x68U, 0U)

PA23_GPTIM2_CH2

#define PA23_GPTIM2_CH2   SF32LB_PINMUX(PA, 23U, 5U, 0x68U, 1U)

PA23_GPTIM2_CH3

#define PA23_GPTIM2_CH3   SF32LB_PINMUX(PA, 23U, 5U, 0x68U, 2U)

PA23_GPTIM2_CH4

#define PA23_GPTIM2_CH4   SF32LB_PINMUX(PA, 23U, 5U, 0x68U, 3U)

PA23_GPTIM2_ETR

#define PA23_GPTIM2_ETR   SF32LB_PINMUX(PA, 23U, 5U, 0x6CU, 1U)

PA23_I2C1_SCL

#define PA23_I2C1_SCL   SF32LB_PINMUX(PA, 23U, 4U, 0x48U, 0U)

PA23_I2C1_SDA

#define PA23_I2C1_SDA   SF32LB_PINMUX(PA, 23U, 4U, 0x48U, 1U)

PA23_I2C2_SCL

#define PA23_I2C2_SCL   SF32LB_PINMUX(PA, 23U, 4U, 0x4CU, 0U)

PA23_I2C2_SDA

#define PA23_I2C2_SDA   SF32LB_PINMUX(PA, 23U, 4U, 0x4CU, 1U)

PA23_I2C3_SCL

#define PA23_I2C3_SCL   SF32LB_PINMUX(PA, 23U, 4U, 0x50U, 0U)

PA23_I2C3_SDA

#define PA23_I2C3_SDA   SF32LB_PINMUX(PA, 23U, 4U, 0x50U, 1U)

PA23_I2C4_SCL

#define PA23_I2C4_SCL   SF32LB_PINMUX(PA, 23U, 4U, 0x54U, 0U)

PA23_I2C4_SDA

#define PA23_I2C4_SDA   SF32LB_PINMUX(PA, 23U, 4U, 0x54U, 1U)

PA23_LPTIM1_ETR

#define PA23_LPTIM1_ETR   SF32LB_PINMUX(PA, 23U, 5U, 0x70U, 2U)

PA23_LPTIM1_IN

#define PA23_LPTIM1_IN   SF32LB_PINMUX(PA, 23U, 5U, 0x70U, 0U)

PA23_LPTIM1_OUT

#define PA23_LPTIM1_OUT   SF32LB_PINMUX(PA, 23U, 5U, 0x70U, 1U)

PA23_LPTIM2_ETR

#define PA23_LPTIM2_ETR   SF32LB_PINMUX(PA, 23U, 5U, 0x74U, 2U)

PA23_LPTIM2_IN

#define PA23_LPTIM2_IN   SF32LB_PINMUX(PA, 23U, 5U, 0x74U, 0U)

PA23_LPTIM2_OUT

#define PA23_LPTIM2_OUT   SF32LB_PINMUX(PA, 23U, 5U, 0x74U, 1U)

PA23_PDM1_DATA

#define PA23_PDM1_DATA   SF32LB_PINMUX(PA, 23U, 3U, 0U, 0U)

PA23_USART1_CTS

#define PA23_USART1_CTS   SF32LB_PINMUX(PA, 23U, 4U, 0x58U, 3U)

PA23_USART1_RTS

#define PA23_USART1_RTS   SF32LB_PINMUX(PA, 23U, 4U, 0x58U, 2U)

PA23_USART1_RXD

#define PA23_USART1_RXD   SF32LB_PINMUX(PA, 23U, 4U, 0x58U, 1U)

PA23_USART1_TXD

#define PA23_USART1_TXD   SF32LB_PINMUX(PA, 23U, 4U, 0x58U, 0U)

PA23_USART2_CTS

#define PA23_USART2_CTS   SF32LB_PINMUX(PA, 23U, 4U, 0x5CU, 3U)

PA23_USART2_RTS

#define PA23_USART2_RTS   SF32LB_PINMUX(PA, 23U, 4U, 0x5CU, 2U)

PA23_USART2_RXD

#define PA23_USART2_RXD   SF32LB_PINMUX(PA, 23U, 4U, 0x5CU, 1U)

PA23_USART2_TXD

#define PA23_USART2_TXD   SF32LB_PINMUX(PA, 23U, 4U, 0x5CU, 0U)

PA23_USART3_CTS

#define PA23_USART3_CTS   SF32LB_PINMUX(PA, 23U, 4U, 0x60U, 3U)

PA23_USART3_RTS

#define PA23_USART3_RTS   SF32LB_PINMUX(PA, 23U, 4U, 0x60U, 2U)

PA23_USART3_RXD

#define PA23_USART3_RXD   SF32LB_PINMUX(PA, 23U, 4U, 0x60U, 1U)

PA23_USART3_TXD

#define PA23_USART3_TXD   SF32LB_PINMUX(PA, 23U, 4U, 0x60U, 0U)

PA23_XTAL32K_XO

#define PA23_XTAL32K_XO   SF32LB_PINMUX(PA, 23U, 8U, 0U, 0U)

PA24_ATIM1_BK

#define PA24_ATIM1_BK   SF32LB_PINMUX(PA, 24U, 5U, 0x80U, 0U)

PA24_ATIM1_BK2

#define PA24_ATIM1_BK2   SF32LB_PINMUX(PA, 24U, 5U, 0x80U, 1U)

PA24_ATIM1_CH1

#define PA24_ATIM1_CH1   SF32LB_PINMUX(PA, 24U, 5U, 0x78U, 0U)

PA24_ATIM1_CH1N

#define PA24_ATIM1_CH1N   SF32LB_PINMUX(PA, 24U, 5U, 0x7CU, 0U)

PA24_ATIM1_CH2

#define PA24_ATIM1_CH2   SF32LB_PINMUX(PA, 24U, 5U, 0x78U, 1U)

PA24_ATIM1_CH2N

#define PA24_ATIM1_CH2N   SF32LB_PINMUX(PA, 24U, 5U, 0x7CU, 1U)

PA24_ATIM1_CH3

#define PA24_ATIM1_CH3   SF32LB_PINMUX(PA, 24U, 5U, 0x78U, 2U)

PA24_ATIM1_CH3N

#define PA24_ATIM1_CH3N   SF32LB_PINMUX(PA, 24U, 5U, 0x7CU, 2U)

PA24_ATIM1_CH4

#define PA24_ATIM1_CH4   SF32LB_PINMUX(PA, 24U, 5U, 0x78U, 3U)

PA24_ATIM1_ETR

#define PA24_ATIM1_ETR   SF32LB_PINMUX(PA, 24U, 5U, 0x80U, 2U)

PA24_GPIO

#define PA24_GPIO   SF32LB_PINMUX(PA, 24U, 0U, 0U, 0U)

PA24_GPTIM1_CH1

#define PA24_GPTIM1_CH1   SF32LB_PINMUX(PA, 24U, 5U, 0x64U, 0U)

PA24_GPTIM1_CH2

#define PA24_GPTIM1_CH2   SF32LB_PINMUX(PA, 24U, 5U, 0x64U, 1U)

PA24_GPTIM1_CH3

#define PA24_GPTIM1_CH3   SF32LB_PINMUX(PA, 24U, 5U, 0x64U, 2U)

PA24_GPTIM1_CH4

#define PA24_GPTIM1_CH4   SF32LB_PINMUX(PA, 24U, 5U, 0x64U, 3U)

PA24_GPTIM1_ETR

#define PA24_GPTIM1_ETR   SF32LB_PINMUX(PA, 24U, 5U, 0x6CU, 0U)

PA24_GPTIM2_CH1

#define PA24_GPTIM2_CH1   SF32LB_PINMUX(PA, 24U, 5U, 0x68U, 0U)

PA24_GPTIM2_CH2

#define PA24_GPTIM2_CH2   SF32LB_PINMUX(PA, 24U, 5U, 0x68U, 1U)

PA24_GPTIM2_CH3

#define PA24_GPTIM2_CH3   SF32LB_PINMUX(PA, 24U, 5U, 0x68U, 2U)

PA24_GPTIM2_CH4

#define PA24_GPTIM2_CH4   SF32LB_PINMUX(PA, 24U, 5U, 0x68U, 3U)

PA24_GPTIM2_ETR

#define PA24_GPTIM2_ETR   SF32LB_PINMUX(PA, 24U, 5U, 0x6CU, 1U)

PA24_I2C1_SCL

#define PA24_I2C1_SCL   SF32LB_PINMUX(PA, 24U, 4U, 0x48U, 0U)

PA24_I2C1_SDA

#define PA24_I2C1_SDA   SF32LB_PINMUX(PA, 24U, 4U, 0x48U, 1U)

PA24_I2C2_SCL

#define PA24_I2C2_SCL   SF32LB_PINMUX(PA, 24U, 4U, 0x4CU, 0U)

PA24_I2C2_SDA

#define PA24_I2C2_SDA   SF32LB_PINMUX(PA, 24U, 4U, 0x4CU, 1U)

PA24_I2C3_SCL

#define PA24_I2C3_SCL   SF32LB_PINMUX(PA, 24U, 4U, 0x50U, 0U)

PA24_I2C3_SDA

#define PA24_I2C3_SDA   SF32LB_PINMUX(PA, 24U, 4U, 0x50U, 1U)

PA24_I2C4_SCL

#define PA24_I2C4_SCL   SF32LB_PINMUX(PA, 24U, 4U, 0x54U, 0U)

PA24_I2C4_SDA

#define PA24_I2C4_SDA   SF32LB_PINMUX(PA, 24U, 4U, 0x54U, 1U)

PA24_I2S1_MCLK

#define PA24_I2S1_MCLK   SF32LB_PINMUX(PA, 24U, 3U, 0U, 0U)

PA24_LPTIM1_ETR

#define PA24_LPTIM1_ETR   SF32LB_PINMUX(PA, 24U, 5U, 0x70U, 2U)

PA24_LPTIM1_IN

#define PA24_LPTIM1_IN   SF32LB_PINMUX(PA, 24U, 5U, 0x70U, 0U)

PA24_LPTIM1_OUT

#define PA24_LPTIM1_OUT   SF32LB_PINMUX(PA, 24U, 5U, 0x70U, 1U)

PA24_LPTIM2_ETR

#define PA24_LPTIM2_ETR   SF32LB_PINMUX(PA, 24U, 5U, 0x74U, 2U)

PA24_LPTIM2_IN

#define PA24_LPTIM2_IN   SF32LB_PINMUX(PA, 24U, 5U, 0x74U, 0U)

PA24_LPTIM2_OUT

#define PA24_LPTIM2_OUT   SF32LB_PINMUX(PA, 24U, 5U, 0x74U, 1U)

PA24_SPI1_DIO

#define PA24_SPI1_DIO   SF32LB_PINMUX(PA, 24U, 2U, 0U, 0U)

PA24_USART1_CTS

#define PA24_USART1_CTS   SF32LB_PINMUX(PA, 24U, 4U, 0x58U, 3U)

PA24_USART1_RTS

#define PA24_USART1_RTS   SF32LB_PINMUX(PA, 24U, 4U, 0x58U, 2U)

PA24_USART1_RXD

#define PA24_USART1_RXD   SF32LB_PINMUX(PA, 24U, 4U, 0x58U, 1U)

PA24_USART1_TXD

#define PA24_USART1_TXD   SF32LB_PINMUX(PA, 24U, 4U, 0x58U, 0U)

PA24_USART2_CTS

#define PA24_USART2_CTS   SF32LB_PINMUX(PA, 24U, 4U, 0x5CU, 3U)

PA24_USART2_RTS

#define PA24_USART2_RTS   SF32LB_PINMUX(PA, 24U, 4U, 0x5CU, 2U)

PA24_USART2_RXD

#define PA24_USART2_RXD   SF32LB_PINMUX(PA, 24U, 4U, 0x5CU, 1U)

PA24_USART2_TXD

#define PA24_USART2_TXD   SF32LB_PINMUX(PA, 24U, 4U, 0x5CU, 0U)

PA24_USART3_CTS

#define PA24_USART3_CTS   SF32LB_PINMUX(PA, 24U, 4U, 0x60U, 3U)

PA24_USART3_RTS

#define PA24_USART3_RTS   SF32LB_PINMUX(PA, 24U, 4U, 0x60U, 2U)

PA24_USART3_RXD

#define PA24_USART3_RXD   SF32LB_PINMUX(PA, 24U, 4U, 0x60U, 1U)

PA24_USART3_TXD

#define PA24_USART3_TXD   SF32LB_PINMUX(PA, 24U, 4U, 0x60U, 0U)

PA24_WKUP_PIN0

#define PA24_WKUP_PIN0   SF32LB_PINMUX(PA, 24U, 8U, 0U, 0U)

PA25_ATIM1_BK

#define PA25_ATIM1_BK   SF32LB_PINMUX(PA, 25U, 5U, 0x80U, 0U)

PA25_ATIM1_BK2

#define PA25_ATIM1_BK2   SF32LB_PINMUX(PA, 25U, 5U, 0x80U, 1U)

PA25_ATIM1_CH1

#define PA25_ATIM1_CH1   SF32LB_PINMUX(PA, 25U, 5U, 0x78U, 0U)

PA25_ATIM1_CH1N

#define PA25_ATIM1_CH1N   SF32LB_PINMUX(PA, 25U, 5U, 0x7CU, 0U)

PA25_ATIM1_CH2

#define PA25_ATIM1_CH2   SF32LB_PINMUX(PA, 25U, 5U, 0x78U, 1U)

PA25_ATIM1_CH2N

#define PA25_ATIM1_CH2N   SF32LB_PINMUX(PA, 25U, 5U, 0x7CU, 1U)

PA25_ATIM1_CH3

#define PA25_ATIM1_CH3   SF32LB_PINMUX(PA, 25U, 5U, 0x78U, 2U)

PA25_ATIM1_CH3N

#define PA25_ATIM1_CH3N   SF32LB_PINMUX(PA, 25U, 5U, 0x7CU, 2U)

PA25_ATIM1_CH4

#define PA25_ATIM1_CH4   SF32LB_PINMUX(PA, 25U, 5U, 0x78U, 3U)

PA25_ATIM1_ETR

#define PA25_ATIM1_ETR   SF32LB_PINMUX(PA, 25U, 5U, 0x80U, 2U)

PA25_GPIO

#define PA25_GPIO   SF32LB_PINMUX(PA, 25U, 0U, 0U, 0U)

PA25_GPTIM1_CH1

#define PA25_GPTIM1_CH1   SF32LB_PINMUX(PA, 25U, 5U, 0x64U, 0U)

PA25_GPTIM1_CH2

#define PA25_GPTIM1_CH2   SF32LB_PINMUX(PA, 25U, 5U, 0x64U, 1U)

PA25_GPTIM1_CH3

#define PA25_GPTIM1_CH3   SF32LB_PINMUX(PA, 25U, 5U, 0x64U, 2U)

PA25_GPTIM1_CH4

#define PA25_GPTIM1_CH4   SF32LB_PINMUX(PA, 25U, 5U, 0x64U, 3U)

PA25_GPTIM1_ETR

#define PA25_GPTIM1_ETR   SF32LB_PINMUX(PA, 25U, 5U, 0x6CU, 0U)

PA25_GPTIM2_CH1

#define PA25_GPTIM2_CH1   SF32LB_PINMUX(PA, 25U, 5U, 0x68U, 0U)

PA25_GPTIM2_CH2

#define PA25_GPTIM2_CH2   SF32LB_PINMUX(PA, 25U, 5U, 0x68U, 1U)

PA25_GPTIM2_CH3

#define PA25_GPTIM2_CH3   SF32LB_PINMUX(PA, 25U, 5U, 0x68U, 2U)

PA25_GPTIM2_CH4

#define PA25_GPTIM2_CH4   SF32LB_PINMUX(PA, 25U, 5U, 0x68U, 3U)

PA25_GPTIM2_ETR

#define PA25_GPTIM2_ETR   SF32LB_PINMUX(PA, 25U, 5U, 0x6CU, 1U)

PA25_I2C1_SCL

#define PA25_I2C1_SCL   SF32LB_PINMUX(PA, 25U, 4U, 0x48U, 0U)

PA25_I2C1_SDA

#define PA25_I2C1_SDA   SF32LB_PINMUX(PA, 25U, 4U, 0x48U, 1U)

PA25_I2C2_SCL

#define PA25_I2C2_SCL   SF32LB_PINMUX(PA, 25U, 4U, 0x4CU, 0U)

PA25_I2C2_SDA

#define PA25_I2C2_SDA   SF32LB_PINMUX(PA, 25U, 4U, 0x4CU, 1U)

PA25_I2C3_SCL

#define PA25_I2C3_SCL   SF32LB_PINMUX(PA, 25U, 4U, 0x50U, 0U)

PA25_I2C3_SDA

#define PA25_I2C3_SDA   SF32LB_PINMUX(PA, 25U, 4U, 0x50U, 1U)

PA25_I2C4_SCL

#define PA25_I2C4_SCL   SF32LB_PINMUX(PA, 25U, 4U, 0x54U, 0U)

PA25_I2C4_SDA

#define PA25_I2C4_SDA   SF32LB_PINMUX(PA, 25U, 4U, 0x54U, 1U)

PA25_I2S1_SDO

#define PA25_I2S1_SDO   SF32LB_PINMUX(PA, 25U, 3U, 0U, 0U)

PA25_LPTIM1_ETR

#define PA25_LPTIM1_ETR   SF32LB_PINMUX(PA, 25U, 5U, 0x70U, 2U)

PA25_LPTIM1_IN

#define PA25_LPTIM1_IN   SF32LB_PINMUX(PA, 25U, 5U, 0x70U, 0U)

PA25_LPTIM1_OUT

#define PA25_LPTIM1_OUT   SF32LB_PINMUX(PA, 25U, 5U, 0x70U, 1U)

PA25_LPTIM2_ETR

#define PA25_LPTIM2_ETR   SF32LB_PINMUX(PA, 25U, 5U, 0x74U, 2U)

PA25_LPTIM2_IN

#define PA25_LPTIM2_IN   SF32LB_PINMUX(PA, 25U, 5U, 0x74U, 0U)

PA25_LPTIM2_OUT

#define PA25_LPTIM2_OUT   SF32LB_PINMUX(PA, 25U, 5U, 0x74U, 1U)

PA25_SPI1_DI

#define PA25_SPI1_DI   SF32LB_PINMUX(PA, 25U, 2U, 0U, 0U)

PA25_USART1_CTS

#define PA25_USART1_CTS   SF32LB_PINMUX(PA, 25U, 4U, 0x58U, 3U)

PA25_USART1_RTS

#define PA25_USART1_RTS   SF32LB_PINMUX(PA, 25U, 4U, 0x58U, 2U)

PA25_USART1_RXD

#define PA25_USART1_RXD   SF32LB_PINMUX(PA, 25U, 4U, 0x58U, 1U)

PA25_USART1_TXD

#define PA25_USART1_TXD   SF32LB_PINMUX(PA, 25U, 4U, 0x58U, 0U)

PA25_USART2_CTS

#define PA25_USART2_CTS   SF32LB_PINMUX(PA, 25U, 4U, 0x5CU, 3U)

PA25_USART2_RTS

#define PA25_USART2_RTS   SF32LB_PINMUX(PA, 25U, 4U, 0x5CU, 2U)

PA25_USART2_RXD

#define PA25_USART2_RXD   SF32LB_PINMUX(PA, 25U, 4U, 0x5CU, 1U)

PA25_USART2_TXD

#define PA25_USART2_TXD   SF32LB_PINMUX(PA, 25U, 4U, 0x5CU, 0U)

PA25_USART3_CTS

#define PA25_USART3_CTS   SF32LB_PINMUX(PA, 25U, 4U, 0x60U, 3U)

PA25_USART3_RTS

#define PA25_USART3_RTS   SF32LB_PINMUX(PA, 25U, 4U, 0x60U, 2U)

PA25_USART3_RXD

#define PA25_USART3_RXD   SF32LB_PINMUX(PA, 25U, 4U, 0x60U, 1U)

PA25_USART3_TXD

#define PA25_USART3_TXD   SF32LB_PINMUX(PA, 25U, 4U, 0x60U, 0U)

PA25_WKUP_PIN1

#define PA25_WKUP_PIN1   SF32LB_PINMUX(PA, 25U, 8U, 0U, 0U)

PA25_XTAL32K_EXT

#define PA25_XTAL32K_EXT   SF32LB_PINMUX(PA, 25U, 7U, 0U, 0U)

PA26_ATIM1_BK

#define PA26_ATIM1_BK   SF32LB_PINMUX(PA, 26U, 5U, 0x80U, 0U)

PA26_ATIM1_BK2

#define PA26_ATIM1_BK2   SF32LB_PINMUX(PA, 26U, 5U, 0x80U, 1U)

PA26_ATIM1_CH1

#define PA26_ATIM1_CH1   SF32LB_PINMUX(PA, 26U, 5U, 0x78U, 0U)

PA26_ATIM1_CH1N

#define PA26_ATIM1_CH1N   SF32LB_PINMUX(PA, 26U, 5U, 0x7CU, 0U)

PA26_ATIM1_CH2

#define PA26_ATIM1_CH2   SF32LB_PINMUX(PA, 26U, 5U, 0x78U, 1U)

PA26_ATIM1_CH2N

#define PA26_ATIM1_CH2N   SF32LB_PINMUX(PA, 26U, 5U, 0x7CU, 1U)

PA26_ATIM1_CH3

#define PA26_ATIM1_CH3   SF32LB_PINMUX(PA, 26U, 5U, 0x78U, 2U)

PA26_ATIM1_CH3N

#define PA26_ATIM1_CH3N   SF32LB_PINMUX(PA, 26U, 5U, 0x7CU, 2U)

PA26_ATIM1_CH4

#define PA26_ATIM1_CH4   SF32LB_PINMUX(PA, 26U, 5U, 0x78U, 3U)

PA26_ATIM1_ETR

#define PA26_ATIM1_ETR   SF32LB_PINMUX(PA, 26U, 5U, 0x80U, 2U)

PA26_GPIO

#define PA26_GPIO   SF32LB_PINMUX(PA, 26U, 0U, 0U, 0U)

PA26_GPTIM1_CH1

#define PA26_GPTIM1_CH1   SF32LB_PINMUX(PA, 26U, 5U, 0x64U, 0U)

PA26_GPTIM1_CH2

#define PA26_GPTIM1_CH2   SF32LB_PINMUX(PA, 26U, 5U, 0x64U, 1U)

PA26_GPTIM1_CH3

#define PA26_GPTIM1_CH3   SF32LB_PINMUX(PA, 26U, 5U, 0x64U, 2U)

PA26_GPTIM1_CH4

#define PA26_GPTIM1_CH4   SF32LB_PINMUX(PA, 26U, 5U, 0x64U, 3U)

PA26_GPTIM1_ETR

#define PA26_GPTIM1_ETR   SF32LB_PINMUX(PA, 26U, 5U, 0x6CU, 0U)

PA26_GPTIM2_CH1

#define PA26_GPTIM2_CH1   SF32LB_PINMUX(PA, 26U, 5U, 0x68U, 0U)

PA26_GPTIM2_CH2

#define PA26_GPTIM2_CH2   SF32LB_PINMUX(PA, 26U, 5U, 0x68U, 1U)

PA26_GPTIM2_CH3

#define PA26_GPTIM2_CH3   SF32LB_PINMUX(PA, 26U, 5U, 0x68U, 2U)

PA26_GPTIM2_CH4

#define PA26_GPTIM2_CH4   SF32LB_PINMUX(PA, 26U, 5U, 0x68U, 3U)

PA26_GPTIM2_ETR

#define PA26_GPTIM2_ETR   SF32LB_PINMUX(PA, 26U, 5U, 0x6CU, 1U)

PA26_I2C1_SCL

#define PA26_I2C1_SCL   SF32LB_PINMUX(PA, 26U, 4U, 0x48U, 0U)

PA26_I2C1_SDA

#define PA26_I2C1_SDA   SF32LB_PINMUX(PA, 26U, 4U, 0x48U, 1U)

PA26_I2C2_SCL

#define PA26_I2C2_SCL   SF32LB_PINMUX(PA, 26U, 4U, 0x4CU, 0U)

PA26_I2C2_SDA

#define PA26_I2C2_SDA   SF32LB_PINMUX(PA, 26U, 4U, 0x4CU, 1U)

PA26_I2C3_SCL

#define PA26_I2C3_SCL   SF32LB_PINMUX(PA, 26U, 4U, 0x50U, 0U)

PA26_I2C3_SDA

#define PA26_I2C3_SDA   SF32LB_PINMUX(PA, 26U, 4U, 0x50U, 1U)

PA26_I2C4_SCL

#define PA26_I2C4_SCL   SF32LB_PINMUX(PA, 26U, 4U, 0x54U, 0U)

PA26_I2C4_SDA

#define PA26_I2C4_SDA   SF32LB_PINMUX(PA, 26U, 4U, 0x54U, 1U)

PA26_LPTIM1_ETR

#define PA26_LPTIM1_ETR   SF32LB_PINMUX(PA, 26U, 5U, 0x70U, 2U)

PA26_LPTIM1_IN

#define PA26_LPTIM1_IN   SF32LB_PINMUX(PA, 26U, 5U, 0x70U, 0U)

PA26_LPTIM1_OUT

#define PA26_LPTIM1_OUT   SF32LB_PINMUX(PA, 26U, 5U, 0x70U, 1U)

PA26_LPTIM2_ETR

#define PA26_LPTIM2_ETR   SF32LB_PINMUX(PA, 26U, 5U, 0x74U, 2U)

PA26_LPTIM2_IN

#define PA26_LPTIM2_IN   SF32LB_PINMUX(PA, 26U, 5U, 0x74U, 0U)

PA26_LPTIM2_OUT

#define PA26_LPTIM2_OUT   SF32LB_PINMUX(PA, 26U, 5U, 0x74U, 1U)

PA26_USART1_CTS

#define PA26_USART1_CTS   SF32LB_PINMUX(PA, 26U, 4U, 0x58U, 3U)

PA26_USART1_RTS

#define PA26_USART1_RTS   SF32LB_PINMUX(PA, 26U, 4U, 0x58U, 2U)

PA26_USART1_RXD

#define PA26_USART1_RXD   SF32LB_PINMUX(PA, 26U, 4U, 0x58U, 1U)

PA26_USART1_TXD

#define PA26_USART1_TXD   SF32LB_PINMUX(PA, 26U, 4U, 0x58U, 0U)

PA26_USART2_CTS

#define PA26_USART2_CTS   SF32LB_PINMUX(PA, 26U, 4U, 0x5CU, 3U)

PA26_USART2_RTS

#define PA26_USART2_RTS   SF32LB_PINMUX(PA, 26U, 4U, 0x5CU, 2U)

PA26_USART2_RXD

#define PA26_USART2_RXD   SF32LB_PINMUX(PA, 26U, 4U, 0x5CU, 1U)

PA26_USART2_TXD

#define PA26_USART2_TXD   SF32LB_PINMUX(PA, 26U, 4U, 0x5CU, 0U)

PA26_USART3_CTS

#define PA26_USART3_CTS   SF32LB_PINMUX(PA, 26U, 4U, 0x60U, 3U)

PA26_USART3_RTS

#define PA26_USART3_RTS   SF32LB_PINMUX(PA, 26U, 4U, 0x60U, 2U)

PA26_USART3_RXD

#define PA26_USART3_RXD   SF32LB_PINMUX(PA, 26U, 4U, 0x60U, 1U)

PA26_USART3_TXD

#define PA26_USART3_TXD   SF32LB_PINMUX(PA, 26U, 4U, 0x60U, 0U)

PA26_WKUP_PIN2

#define PA26_WKUP_PIN2   SF32LB_PINMUX(PA, 26U, 8U, 0U, 0U)

PA27_ATIM1_BK

#define PA27_ATIM1_BK   SF32LB_PINMUX(PA, 27U, 5U, 0x80U, 0U)

PA27_ATIM1_BK2

#define PA27_ATIM1_BK2   SF32LB_PINMUX(PA, 27U, 5U, 0x80U, 1U)

PA27_ATIM1_CH1

#define PA27_ATIM1_CH1   SF32LB_PINMUX(PA, 27U, 5U, 0x78U, 0U)

PA27_ATIM1_CH1N

#define PA27_ATIM1_CH1N   SF32LB_PINMUX(PA, 27U, 5U, 0x7CU, 0U)

PA27_ATIM1_CH2

#define PA27_ATIM1_CH2   SF32LB_PINMUX(PA, 27U, 5U, 0x78U, 1U)

PA27_ATIM1_CH2N

#define PA27_ATIM1_CH2N   SF32LB_PINMUX(PA, 27U, 5U, 0x7CU, 1U)

PA27_ATIM1_CH3

#define PA27_ATIM1_CH3   SF32LB_PINMUX(PA, 27U, 5U, 0x78U, 2U)

PA27_ATIM1_CH3N

#define PA27_ATIM1_CH3N   SF32LB_PINMUX(PA, 27U, 5U, 0x7CU, 2U)

PA27_ATIM1_CH4

#define PA27_ATIM1_CH4   SF32LB_PINMUX(PA, 27U, 5U, 0x78U, 3U)

PA27_ATIM1_ETR

#define PA27_ATIM1_ETR   SF32LB_PINMUX(PA, 27U, 5U, 0x80U, 2U)

PA27_GPIO

#define PA27_GPIO   SF32LB_PINMUX(PA, 27U, 0U, 0U, 0U)

PA27_GPTIM1_CH1

#define PA27_GPTIM1_CH1   SF32LB_PINMUX(PA, 27U, 5U, 0x64U, 0U)

PA27_GPTIM1_CH2

#define PA27_GPTIM1_CH2   SF32LB_PINMUX(PA, 27U, 5U, 0x64U, 1U)

PA27_GPTIM1_CH3

#define PA27_GPTIM1_CH3   SF32LB_PINMUX(PA, 27U, 5U, 0x64U, 2U)

PA27_GPTIM1_CH4

#define PA27_GPTIM1_CH4   SF32LB_PINMUX(PA, 27U, 5U, 0x64U, 3U)

PA27_GPTIM1_ETR

#define PA27_GPTIM1_ETR   SF32LB_PINMUX(PA, 27U, 5U, 0x6CU, 0U)

PA27_GPTIM2_CH1

#define PA27_GPTIM2_CH1   SF32LB_PINMUX(PA, 27U, 5U, 0x68U, 0U)

PA27_GPTIM2_CH2

#define PA27_GPTIM2_CH2   SF32LB_PINMUX(PA, 27U, 5U, 0x68U, 1U)

PA27_GPTIM2_CH3

#define PA27_GPTIM2_CH3   SF32LB_PINMUX(PA, 27U, 5U, 0x68U, 2U)

PA27_GPTIM2_CH4

#define PA27_GPTIM2_CH4   SF32LB_PINMUX(PA, 27U, 5U, 0x68U, 3U)

PA27_GPTIM2_ETR

#define PA27_GPTIM2_ETR   SF32LB_PINMUX(PA, 27U, 5U, 0x6CU, 1U)

PA27_I2C1_SCL

#define PA27_I2C1_SCL   SF32LB_PINMUX(PA, 27U, 4U, 0x48U, 0U)

PA27_I2C1_SDA

#define PA27_I2C1_SDA   SF32LB_PINMUX(PA, 27U, 4U, 0x48U, 1U)

PA27_I2C2_SCL

#define PA27_I2C2_SCL   SF32LB_PINMUX(PA, 27U, 4U, 0x4CU, 0U)

PA27_I2C2_SDA

#define PA27_I2C2_SDA   SF32LB_PINMUX(PA, 27U, 4U, 0x4CU, 1U)

PA27_I2C3_SCL

#define PA27_I2C3_SCL   SF32LB_PINMUX(PA, 27U, 4U, 0x50U, 0U)

PA27_I2C3_SDA

#define PA27_I2C3_SDA   SF32LB_PINMUX(PA, 27U, 4U, 0x50U, 1U)

PA27_I2C4_SCL

#define PA27_I2C4_SCL   SF32LB_PINMUX(PA, 27U, 4U, 0x54U, 0U)

PA27_I2C4_SDA

#define PA27_I2C4_SDA   SF32LB_PINMUX(PA, 27U, 4U, 0x54U, 1U)

PA27_LPTIM1_ETR

#define PA27_LPTIM1_ETR   SF32LB_PINMUX(PA, 27U, 5U, 0x70U, 2U)

PA27_LPTIM1_IN

#define PA27_LPTIM1_IN   SF32LB_PINMUX(PA, 27U, 5U, 0x70U, 0U)

PA27_LPTIM1_OUT

#define PA27_LPTIM1_OUT   SF32LB_PINMUX(PA, 27U, 5U, 0x70U, 1U)

PA27_LPTIM2_ETR

#define PA27_LPTIM2_ETR   SF32LB_PINMUX(PA, 27U, 5U, 0x74U, 2U)

PA27_LPTIM2_IN

#define PA27_LPTIM2_IN   SF32LB_PINMUX(PA, 27U, 5U, 0x74U, 0U)

PA27_LPTIM2_OUT

#define PA27_LPTIM2_OUT   SF32LB_PINMUX(PA, 27U, 5U, 0x74U, 1U)

PA27_USART1_CTS

#define PA27_USART1_CTS   SF32LB_PINMUX(PA, 27U, 4U, 0x58U, 0U)

PA27_USART1_RTS

#define PA27_USART1_RTS   SF32LB_PINMUX(PA, 27U, 4U, 0x58U, 1U)

PA27_USART1_RXD

#define PA27_USART1_RXD   SF32LB_PINMUX(PA, 27U, 4U, 0x58U, 2U)

PA27_USART1_TXD

#define PA27_USART1_TXD   SF32LB_PINMUX(PA, 27U, 4U, 0x58U, 3U)

PA27_USART2_CTS

#define PA27_USART2_CTS   SF32LB_PINMUX(PA, 27U, 4U, 0x5CU, 0U)

PA27_USART2_RTS

#define PA27_USART2_RTS   SF32LB_PINMUX(PA, 27U, 4U, 0x5CU, 1U)

PA27_USART2_RXD

#define PA27_USART2_RXD   SF32LB_PINMUX(PA, 27U, 4U, 0x5CU, 2U)

PA27_USART2_TXD

#define PA27_USART2_TXD   SF32LB_PINMUX(PA, 27U, 4U, 0x5CU, 3U)

PA27_USART3_CTS

#define PA27_USART3_CTS   SF32LB_PINMUX(PA, 27U, 4U, 0x60U, 0U)

PA27_USART3_RTS

#define PA27_USART3_RTS   SF32LB_PINMUX(PA, 27U, 4U, 0x60U, 1U)

PA27_USART3_RXD

#define PA27_USART3_RXD   SF32LB_PINMUX(PA, 27U, 4U, 0x60U, 2U)

PA27_USART3_TXD

#define PA27_USART3_TXD   SF32LB_PINMUX(PA, 27U, 4U, 0x60U, 3U)

PA27_WKUP_PIN3

#define PA27_WKUP_PIN3   SF32LB_PINMUX(PA, 27U, 8U, 0U, 0U)

PA28_ATIM1_BK

#define PA28_ATIM1_BK   SF32LB_PINMUX(PA, 28U, 5U, 0x80U, 0U)

PA28_ATIM1_BK2

#define PA28_ATIM1_BK2   SF32LB_PINMUX(PA, 28U, 5U, 0x80U, 1U)

PA28_ATIM1_CH1

#define PA28_ATIM1_CH1   SF32LB_PINMUX(PA, 28U, 5U, 0x78U, 0U)

PA28_ATIM1_CH1N

#define PA28_ATIM1_CH1N   SF32LB_PINMUX(PA, 28U, 5U, 0x7CU, 0U)

PA28_ATIM1_CH2

#define PA28_ATIM1_CH2   SF32LB_PINMUX(PA, 28U, 5U, 0x78U, 1U)

PA28_ATIM1_CH2N

#define PA28_ATIM1_CH2N   SF32LB_PINMUX(PA, 28U, 5U, 0x7CU, 1U)

PA28_ATIM1_CH3

#define PA28_ATIM1_CH3   SF32LB_PINMUX(PA, 28U, 5U, 0x78U, 2U)

PA28_ATIM1_CH3N

#define PA28_ATIM1_CH3N   SF32LB_PINMUX(PA, 28U, 5U, 0x7CU, 2U)

PA28_ATIM1_CH4

#define PA28_ATIM1_CH4   SF32LB_PINMUX(PA, 28U, 5U, 0x78U, 3U)

PA28_ATIM1_ETR

#define PA28_ATIM1_ETR   SF32LB_PINMUX(PA, 28U, 5U, 0x80U, 2U)

PA28_GPADC_CH0

#define PA28_GPADC_CH0   SF32LB_PINMUX(PA, 28U, 7U, 0U, 0U)

PA28_GPIO

#define PA28_GPIO   SF32LB_PINMUX(PA, 28U, 0U, 0U, 0U)

PA28_GPTIM1_CH1

#define PA28_GPTIM1_CH1   SF32LB_PINMUX(PA, 28U, 5U, 0x64U, 0U)

PA28_GPTIM1_CH2

#define PA28_GPTIM1_CH2   SF32LB_PINMUX(PA, 28U, 5U, 0x64U, 1U)

PA28_GPTIM1_CH3

#define PA28_GPTIM1_CH3   SF32LB_PINMUX(PA, 28U, 5U, 0x64U, 2U)

PA28_GPTIM1_CH4

#define PA28_GPTIM1_CH4   SF32LB_PINMUX(PA, 28U, 5U, 0x64U, 3U)

PA28_GPTIM1_ETR

#define PA28_GPTIM1_ETR   SF32LB_PINMUX(PA, 28U, 5U, 0x6CU, 0U)

PA28_GPTIM2_CH1

#define PA28_GPTIM2_CH1   SF32LB_PINMUX(PA, 28U, 5U, 0x68U, 0U)

PA28_GPTIM2_CH2

#define PA28_GPTIM2_CH2   SF32LB_PINMUX(PA, 28U, 5U, 0x68U, 1U)

PA28_GPTIM2_CH3

#define PA28_GPTIM2_CH3   SF32LB_PINMUX(PA, 28U, 5U, 0x68U, 2U)

PA28_GPTIM2_CH4

#define PA28_GPTIM2_CH4   SF32LB_PINMUX(PA, 28U, 5U, 0x68U, 3U)

PA28_GPTIM2_ETR

#define PA28_GPTIM2_ETR   SF32LB_PINMUX(PA, 28U, 5U, 0x6CU, 1U)

PA28_I2C1_SCL

#define PA28_I2C1_SCL   SF32LB_PINMUX(PA, 28U, 4U, 0x48U, 0U)

PA28_I2C1_SDA

#define PA28_I2C1_SDA   SF32LB_PINMUX(PA, 28U, 4U, 0x48U, 1U)

PA28_I2C2_SCL

#define PA28_I2C2_SCL   SF32LB_PINMUX(PA, 28U, 4U, 0x4CU, 0U)

PA28_I2C2_SDA

#define PA28_I2C2_SDA   SF32LB_PINMUX(PA, 28U, 4U, 0x4CU, 1U)

PA28_I2C3_SCL

#define PA28_I2C3_SCL   SF32LB_PINMUX(PA, 28U, 4U, 0x50U, 0U)

PA28_I2C3_SDA

#define PA28_I2C3_SDA   SF32LB_PINMUX(PA, 28U, 4U, 0x50U, 1U)

PA28_I2C4_SCL

#define PA28_I2C4_SCL   SF32LB_PINMUX(PA, 28U, 4U, 0x54U, 0U)

PA28_I2C4_SDA

#define PA28_I2C4_SDA   SF32LB_PINMUX(PA, 28U, 4U, 0x54U, 1U)

PA28_I2S1_SDI

#define PA28_I2S1_SDI   SF32LB_PINMUX(PA, 28U, 3U, 0U, 0U)

PA28_LPTIM1_ETR

#define PA28_LPTIM1_ETR   SF32LB_PINMUX(PA, 28U, 5U, 0x70U, 2U)

PA28_LPTIM1_IN

#define PA28_LPTIM1_IN   SF32LB_PINMUX(PA, 28U, 5U, 0x70U, 0U)

PA28_LPTIM1_OUT

#define PA28_LPTIM1_OUT   SF32LB_PINMUX(PA, 28U, 5U, 0x70U, 1U)

PA28_LPTIM2_ETR

#define PA28_LPTIM2_ETR   SF32LB_PINMUX(PA, 28U, 5U, 0x74U, 2U)

PA28_LPTIM2_IN

#define PA28_LPTIM2_IN   SF32LB_PINMUX(PA, 28U, 5U, 0x74U, 0U)

PA28_LPTIM2_OUT

#define PA28_LPTIM2_OUT   SF32LB_PINMUX(PA, 28U, 5U, 0x74U, 1U)

PA28_SPI1_CLK

#define PA28_SPI1_CLK   SF32LB_PINMUX(PA, 28U, 2U, 0U, 0U)

PA28_USART1_CTS

#define PA28_USART1_CTS   SF32LB_PINMUX(PA, 28U, 4U, 0x58U, 0U)

PA28_USART1_RTS

#define PA28_USART1_RTS   SF32LB_PINMUX(PA, 28U, 4U, 0x58U, 1U)

PA28_USART1_RXD

#define PA28_USART1_RXD   SF32LB_PINMUX(PA, 28U, 4U, 0x58U, 2U)

PA28_USART1_TXD

#define PA28_USART1_TXD   SF32LB_PINMUX(PA, 28U, 4U, 0x58U, 3U)

PA28_USART2_CTS

#define PA28_USART2_CTS   SF32LB_PINMUX(PA, 28U, 4U, 0x5CU, 0U)

PA28_USART2_RTS

#define PA28_USART2_RTS   SF32LB_PINMUX(PA, 28U, 4U, 0x5CU, 1U)

PA28_USART2_RXD

#define PA28_USART2_RXD   SF32LB_PINMUX(PA, 28U, 4U, 0x5CU, 2U)

PA28_USART2_TXD

#define PA28_USART2_TXD   SF32LB_PINMUX(PA, 28U, 4U, 0x5CU, 3U)

PA28_USART3_CTS

#define PA28_USART3_CTS   SF32LB_PINMUX(PA, 28U, 4U, 0x60U, 0U)

PA28_USART3_RTS

#define PA28_USART3_RTS   SF32LB_PINMUX(PA, 28U, 4U, 0x60U, 1U)

PA28_USART3_RXD

#define PA28_USART3_RXD   SF32LB_PINMUX(PA, 28U, 4U, 0x60U, 2U)

PA28_USART3_TXD

#define PA28_USART3_TXD   SF32LB_PINMUX(PA, 28U, 4U, 0x60U, 3U)

PA29_ATIM1_BK

#define PA29_ATIM1_BK   SF32LB_PINMUX(PA, 29U, 5U, 0x80U, 0U)

PA29_ATIM1_BK2

#define PA29_ATIM1_BK2   SF32LB_PINMUX(PA, 29U, 5U, 0x80U, 1U)

PA29_ATIM1_CH1

#define PA29_ATIM1_CH1   SF32LB_PINMUX(PA, 29U, 5U, 0x78U, 0U)

PA29_ATIM1_CH1N

#define PA29_ATIM1_CH1N   SF32LB_PINMUX(PA, 29U, 5U, 0x7CU, 0U)

PA29_ATIM1_CH2

#define PA29_ATIM1_CH2   SF32LB_PINMUX(PA, 29U, 5U, 0x78U, 1U)

PA29_ATIM1_CH2N

#define PA29_ATIM1_CH2N   SF32LB_PINMUX(PA, 29U, 5U, 0x7CU, 1U)

PA29_ATIM1_CH3

#define PA29_ATIM1_CH3   SF32LB_PINMUX(PA, 29U, 5U, 0x78U, 2U)

PA29_ATIM1_CH3N

#define PA29_ATIM1_CH3N   SF32LB_PINMUX(PA, 29U, 5U, 0x7CU, 2U)

PA29_ATIM1_CH4

#define PA29_ATIM1_CH4   SF32LB_PINMUX(PA, 29U, 5U, 0x78U, 3U)

PA29_ATIM1_ETR

#define PA29_ATIM1_ETR   SF32LB_PINMUX(PA, 29U, 5U, 0x80U, 2U)

PA29_GPADC_CH1

#define PA29_GPADC_CH1   SF32LB_PINMUX(PA, 29U, 7U, 0U, 0U)

PA29_GPIO

#define PA29_GPIO   SF32LB_PINMUX(PA, 29U, 0U, 0U, 0U)

PA29_GPTIM1_CH1

#define PA29_GPTIM1_CH1   SF32LB_PINMUX(PA, 29U, 5U, 0x64U, 0U)

PA29_GPTIM1_CH2

#define PA29_GPTIM1_CH2   SF32LB_PINMUX(PA, 29U, 5U, 0x64U, 1U)

PA29_GPTIM1_CH3

#define PA29_GPTIM1_CH3   SF32LB_PINMUX(PA, 29U, 5U, 0x64U, 2U)

PA29_GPTIM1_CH4

#define PA29_GPTIM1_CH4   SF32LB_PINMUX(PA, 29U, 5U, 0x64U, 3U)

PA29_GPTIM1_ETR

#define PA29_GPTIM1_ETR   SF32LB_PINMUX(PA, 29U, 5U, 0x6CU, 0U)

PA29_GPTIM2_CH1

#define PA29_GPTIM2_CH1   SF32LB_PINMUX(PA, 29U, 5U, 0x68U, 0U)

PA29_GPTIM2_CH2

#define PA29_GPTIM2_CH2   SF32LB_PINMUX(PA, 29U, 5U, 0x68U, 1U)

PA29_GPTIM2_CH3

#define PA29_GPTIM2_CH3   SF32LB_PINMUX(PA, 29U, 5U, 0x68U, 2U)

PA29_GPTIM2_CH4

#define PA29_GPTIM2_CH4   SF32LB_PINMUX(PA, 29U, 5U, 0x68U, 3U)

PA29_GPTIM2_ETR

#define PA29_GPTIM2_ETR   SF32LB_PINMUX(PA, 29U, 5U, 0x6CU, 1U)

PA29_I2C1_SCL

#define PA29_I2C1_SCL   SF32LB_PINMUX(PA, 29U, 4U, 0x48U, 0U)

PA29_I2C1_SDA

#define PA29_I2C1_SDA   SF32LB_PINMUX(PA, 29U, 4U, 0x48U, 1U)

PA29_I2C2_SCL

#define PA29_I2C2_SCL   SF32LB_PINMUX(PA, 29U, 4U, 0x4CU, 0U)

PA29_I2C2_SDA

#define PA29_I2C2_SDA   SF32LB_PINMUX(PA, 29U, 4U, 0x4CU, 1U)

PA29_I2C3_SCL

#define PA29_I2C3_SCL   SF32LB_PINMUX(PA, 29U, 4U, 0x50U, 0U)

PA29_I2C3_SDA

#define PA29_I2C3_SDA   SF32LB_PINMUX(PA, 29U, 4U, 0x50U, 1U)

PA29_I2C4_SCL

#define PA29_I2C4_SCL   SF32LB_PINMUX(PA, 29U, 4U, 0x54U, 0U)

PA29_I2C4_SDA

#define PA29_I2C4_SDA   SF32LB_PINMUX(PA, 29U, 4U, 0x54U, 1U)

PA29_I2S1_BCK

#define PA29_I2S1_BCK   SF32LB_PINMUX(PA, 29U, 3U, 0U, 0U)

PA29_LPTIM1_ETR

#define PA29_LPTIM1_ETR   SF32LB_PINMUX(PA, 29U, 5U, 0x70U, 2U)

PA29_LPTIM1_IN

#define PA29_LPTIM1_IN   SF32LB_PINMUX(PA, 29U, 5U, 0x70U, 0U)

PA29_LPTIM1_OUT

#define PA29_LPTIM1_OUT   SF32LB_PINMUX(PA, 29U, 5U, 0x70U, 1U)

PA29_LPTIM2_ETR

#define PA29_LPTIM2_ETR   SF32LB_PINMUX(PA, 29U, 5U, 0x74U, 2U)

PA29_LPTIM2_IN

#define PA29_LPTIM2_IN   SF32LB_PINMUX(PA, 29U, 5U, 0x74U, 0U)

PA29_LPTIM2_OUT

#define PA29_LPTIM2_OUT   SF32LB_PINMUX(PA, 29U, 5U, 0x74U, 1U)

PA29_SPI1_CS

#define PA29_SPI1_CS   SF32LB_PINMUX(PA, 29U, 2U, 0U, 0U)

PA29_USART1_CTS

#define PA29_USART1_CTS   SF32LB_PINMUX(PA, 29U, 4U, 0x58U, 0U)

PA29_USART1_RTS

#define PA29_USART1_RTS   SF32LB_PINMUX(PA, 29U, 4U, 0x58U, 1U)

PA29_USART1_RXD

#define PA29_USART1_RXD   SF32LB_PINMUX(PA, 29U, 4U, 0x58U, 2U)

PA29_USART1_TXD

#define PA29_USART1_TXD   SF32LB_PINMUX(PA, 29U, 4U, 0x58U, 3U)

PA29_USART2_CTS

#define PA29_USART2_CTS   SF32LB_PINMUX(PA, 29U, 4U, 0x5CU, 0U)

PA29_USART2_RTS

#define PA29_USART2_RTS   SF32LB_PINMUX(PA, 29U, 4U, 0x5CU, 1U)

PA29_USART2_RXD

#define PA29_USART2_RXD   SF32LB_PINMUX(PA, 29U, 4U, 0x5CU, 2U)

PA29_USART2_TXD

#define PA29_USART2_TXD   SF32LB_PINMUX(PA, 29U, 4U, 0x5CU, 3U)

PA29_USART3_CTS

#define PA29_USART3_CTS   SF32LB_PINMUX(PA, 29U, 4U, 0x60U, 0U)

PA29_USART3_RTS

#define PA29_USART3_RTS   SF32LB_PINMUX(PA, 29U, 4U, 0x60U, 1U)

PA29_USART3_RXD

#define PA29_USART3_RXD   SF32LB_PINMUX(PA, 29U, 4U, 0x60U, 2U)

PA29_USART3_TXD

#define PA29_USART3_TXD   SF32LB_PINMUX(PA, 29U, 4U, 0x60U, 3U)

PA30_ATIM1_BK

#define PA30_ATIM1_BK   SF32LB_PINMUX(PA, 30U, 5U, 0x80U, 0U)

PA30_ATIM1_BK2

#define PA30_ATIM1_BK2   SF32LB_PINMUX(PA, 30U, 5U, 0x80U, 1U)

PA30_ATIM1_CH1

#define PA30_ATIM1_CH1   SF32LB_PINMUX(PA, 30U, 5U, 0x78U, 0U)

PA30_ATIM1_CH1N

#define PA30_ATIM1_CH1N   SF32LB_PINMUX(PA, 30U, 5U, 0x7CU, 0U)

PA30_ATIM1_CH2

#define PA30_ATIM1_CH2   SF32LB_PINMUX(PA, 30U, 5U, 0x78U, 1U)

PA30_ATIM1_CH2N

#define PA30_ATIM1_CH2N   SF32LB_PINMUX(PA, 30U, 5U, 0x7CU, 1U)

PA30_ATIM1_CH3

#define PA30_ATIM1_CH3   SF32LB_PINMUX(PA, 30U, 5U, 0x78U, 2U)

PA30_ATIM1_CH3N

#define PA30_ATIM1_CH3N   SF32LB_PINMUX(PA, 30U, 5U, 0x7CU, 2U)

PA30_ATIM1_CH4

#define PA30_ATIM1_CH4   SF32LB_PINMUX(PA, 30U, 5U, 0x78U, 3U)

PA30_ATIM1_ETR

#define PA30_ATIM1_ETR   SF32LB_PINMUX(PA, 30U, 5U, 0x80U, 2U)

PA30_EFUSE_PWR

#define PA30_EFUSE_PWR   SF32LB_PINMUX(PA, 30U, 2U, 0U, 0U)

PA30_GPADC_CH2

#define PA30_GPADC_CH2   SF32LB_PINMUX(PA, 30U, 7U, 0U, 0U)

PA30_GPIO

#define PA30_GPIO   SF32LB_PINMUX(PA, 30U, 0U, 0U, 0U)

PA30_GPTIM1_CH1

#define PA30_GPTIM1_CH1   SF32LB_PINMUX(PA, 30U, 5U, 0x64U, 0U)

PA30_GPTIM1_CH2

#define PA30_GPTIM1_CH2   SF32LB_PINMUX(PA, 30U, 5U, 0x64U, 1U)

PA30_GPTIM1_CH3

#define PA30_GPTIM1_CH3   SF32LB_PINMUX(PA, 30U, 5U, 0x64U, 2U)

PA30_GPTIM1_CH4

#define PA30_GPTIM1_CH4   SF32LB_PINMUX(PA, 30U, 5U, 0x64U, 3U)

PA30_GPTIM1_ETR

#define PA30_GPTIM1_ETR   SF32LB_PINMUX(PA, 30U, 5U, 0x6CU, 0U)

PA30_GPTIM2_CH1

#define PA30_GPTIM2_CH1   SF32LB_PINMUX(PA, 30U, 5U, 0x68U, 0U)

PA30_GPTIM2_CH2

#define PA30_GPTIM2_CH2   SF32LB_PINMUX(PA, 30U, 5U, 0x68U, 1U)

PA30_GPTIM2_CH3

#define PA30_GPTIM2_CH3   SF32LB_PINMUX(PA, 30U, 5U, 0x68U, 2U)

PA30_GPTIM2_CH4

#define PA30_GPTIM2_CH4   SF32LB_PINMUX(PA, 30U, 5U, 0x68U, 3U)

PA30_GPTIM2_ETR

#define PA30_GPTIM2_ETR   SF32LB_PINMUX(PA, 30U, 5U, 0x6CU, 1U)

PA30_I2C1_SCL

#define PA30_I2C1_SCL   SF32LB_PINMUX(PA, 30U, 4U, 0x48U, 0U)

PA30_I2C1_SDA

#define PA30_I2C1_SDA   SF32LB_PINMUX(PA, 30U, 4U, 0x48U, 1U)

PA30_I2C2_SCL

#define PA30_I2C2_SCL   SF32LB_PINMUX(PA, 30U, 4U, 0x4CU, 0U)

PA30_I2C2_SDA

#define PA30_I2C2_SDA   SF32LB_PINMUX(PA, 30U, 4U, 0x4CU, 1U)

PA30_I2C3_SCL

#define PA30_I2C3_SCL   SF32LB_PINMUX(PA, 30U, 4U, 0x50U, 0U)

PA30_I2C3_SDA

#define PA30_I2C3_SDA   SF32LB_PINMUX(PA, 30U, 4U, 0x50U, 1U)

PA30_I2C4_SCL

#define PA30_I2C4_SCL   SF32LB_PINMUX(PA, 30U, 4U, 0x54U, 0U)

PA30_I2C4_SDA

#define PA30_I2C4_SDA   SF32LB_PINMUX(PA, 30U, 4U, 0x54U, 1U)

PA30_I2S1_LRCK

#define PA30_I2S1_LRCK   SF32LB_PINMUX(PA, 30U, 3U, 0U, 0U)

PA30_LPTIM1_ETR

#define PA30_LPTIM1_ETR   SF32LB_PINMUX(PA, 30U, 5U, 0x70U, 2U)

PA30_LPTIM1_IN

#define PA30_LPTIM1_IN   SF32LB_PINMUX(PA, 30U, 5U, 0x70U, 0U)

PA30_LPTIM1_OUT

#define PA30_LPTIM1_OUT   SF32LB_PINMUX(PA, 30U, 5U, 0x70U, 1U)

PA30_LPTIM2_ETR

#define PA30_LPTIM2_ETR   SF32LB_PINMUX(PA, 30U, 5U, 0x74U, 2U)

PA30_LPTIM2_IN

#define PA30_LPTIM2_IN   SF32LB_PINMUX(PA, 30U, 5U, 0x74U, 0U)

PA30_LPTIM2_OUT

#define PA30_LPTIM2_OUT   SF32LB_PINMUX(PA, 30U, 5U, 0x74U, 1U)

PA30_USART1_CTS

#define PA30_USART1_CTS   SF32LB_PINMUX(PA, 30U, 4U, 0x58U, 0U)

PA30_USART1_RTS

#define PA30_USART1_RTS   SF32LB_PINMUX(PA, 30U, 4U, 0x58U, 1U)

PA30_USART1_RXD

#define PA30_USART1_RXD   SF32LB_PINMUX(PA, 30U, 4U, 0x58U, 2U)

PA30_USART1_TXD

#define PA30_USART1_TXD   SF32LB_PINMUX(PA, 30U, 4U, 0x58U, 3U)

PA30_USART2_CTS

#define PA30_USART2_CTS   SF32LB_PINMUX(PA, 30U, 4U, 0x5CU, 0U)

PA30_USART2_RTS

#define PA30_USART2_RTS   SF32LB_PINMUX(PA, 30U, 4U, 0x5CU, 1U)

PA30_USART2_RXD

#define PA30_USART2_RXD   SF32LB_PINMUX(PA, 30U, 4U, 0x5CU, 2U)

PA30_USART2_TXD

#define PA30_USART2_TXD   SF32LB_PINMUX(PA, 30U, 4U, 0x5CU, 3U)

PA30_USART3_CTS

#define PA30_USART3_CTS   SF32LB_PINMUX(PA, 30U, 4U, 0x60U, 0U)

PA30_USART3_RTS

#define PA30_USART3_RTS   SF32LB_PINMUX(PA, 30U, 4U, 0x60U, 1U)

PA30_USART3_RXD

#define PA30_USART3_RXD   SF32LB_PINMUX(PA, 30U, 4U, 0x60U, 2U)

PA30_USART3_TXD

#define PA30_USART3_TXD   SF32LB_PINMUX(PA, 30U, 4U, 0x60U, 3U)

PA31_ATIM1_BK

#define PA31_ATIM1_BK   SF32LB_PINMUX(PA, 31U, 5U, 0x80U, 0U)

PA31_ATIM1_BK2

#define PA31_ATIM1_BK2   SF32LB_PINMUX(PA, 31U, 5U, 0x80U, 1U)

PA31_ATIM1_CH1

#define PA31_ATIM1_CH1   SF32LB_PINMUX(PA, 31U, 5U, 0x78U, 0U)

PA31_ATIM1_CH1N

#define PA31_ATIM1_CH1N   SF32LB_PINMUX(PA, 31U, 5U, 0x7CU, 0U)

PA31_ATIM1_CH2

#define PA31_ATIM1_CH2   SF32LB_PINMUX(PA, 31U, 5U, 0x78U, 1U)

PA31_ATIM1_CH2N

#define PA31_ATIM1_CH2N   SF32LB_PINMUX(PA, 31U, 5U, 0x7CU, 1U)

PA31_ATIM1_CH3

#define PA31_ATIM1_CH3   SF32LB_PINMUX(PA, 31U, 5U, 0x78U, 2U)

PA31_ATIM1_CH3N

#define PA31_ATIM1_CH3N   SF32LB_PINMUX(PA, 31U, 5U, 0x7CU, 2U)

PA31_ATIM1_CH4

#define PA31_ATIM1_CH4   SF32LB_PINMUX(PA, 31U, 5U, 0x78U, 3U)

PA31_ATIM1_ETR

#define PA31_ATIM1_ETR   SF32LB_PINMUX(PA, 31U, 5U, 0x80U, 2U)

PA31_GPADC_CH3

#define PA31_GPADC_CH3   SF32LB_PINMUX(PA, 31U, 7U, 0U, 0U)

PA31_GPIO

#define PA31_GPIO   SF32LB_PINMUX(PA, 31U, 0U, 0U, 0U)

PA31_GPTIM1_CH1

#define PA31_GPTIM1_CH1   SF32LB_PINMUX(PA, 31U, 5U, 0x64U, 0U)

PA31_GPTIM1_CH2

#define PA31_GPTIM1_CH2   SF32LB_PINMUX(PA, 31U, 5U, 0x64U, 1U)

PA31_GPTIM1_CH3

#define PA31_GPTIM1_CH3   SF32LB_PINMUX(PA, 31U, 5U, 0x64U, 2U)

PA31_GPTIM1_CH4

#define PA31_GPTIM1_CH4   SF32LB_PINMUX(PA, 31U, 5U, 0x64U, 3U)

PA31_GPTIM1_ETR

#define PA31_GPTIM1_ETR   SF32LB_PINMUX(PA, 31U, 5U, 0x6CU, 0U)

PA31_GPTIM2_CH1

#define PA31_GPTIM2_CH1   SF32LB_PINMUX(PA, 31U, 5U, 0x68U, 0U)

PA31_GPTIM2_CH2

#define PA31_GPTIM2_CH2   SF32LB_PINMUX(PA, 31U, 5U, 0x68U, 1U)

PA31_GPTIM2_CH3

#define PA31_GPTIM2_CH3   SF32LB_PINMUX(PA, 31U, 5U, 0x68U, 2U)

PA31_GPTIM2_CH4

#define PA31_GPTIM2_CH4   SF32LB_PINMUX(PA, 31U, 5U, 0x68U, 3U)

PA31_GPTIM2_ETR

#define PA31_GPTIM2_ETR   SF32LB_PINMUX(PA, 31U, 5U, 0x6CU, 1U)

PA31_I2C1_SCL

#define PA31_I2C1_SCL   SF32LB_PINMUX(PA, 31U, 4U, 0x48U, 0U)

PA31_I2C1_SDA

#define PA31_I2C1_SDA   SF32LB_PINMUX(PA, 31U, 4U, 0x48U, 1U)

PA31_I2C2_SCL

#define PA31_I2C2_SCL   SF32LB_PINMUX(PA, 31U, 4U, 0x4CU, 0U)

PA31_I2C2_SDA

#define PA31_I2C2_SDA   SF32LB_PINMUX(PA, 31U, 4U, 0x4CU, 1U)

PA31_I2C3_SCL

#define PA31_I2C3_SCL   SF32LB_PINMUX(PA, 31U, 4U, 0x50U, 0U)

PA31_I2C3_SDA

#define PA31_I2C3_SDA   SF32LB_PINMUX(PA, 31U, 4U, 0x50U, 1U)

PA31_I2C4_SCL

#define PA31_I2C4_SCL   SF32LB_PINMUX(PA, 31U, 4U, 0x54U, 0U)

PA31_I2C4_SDA

#define PA31_I2C4_SDA   SF32LB_PINMUX(PA, 31U, 4U, 0x54U, 1U)

PA31_LPTIM1_ETR

#define PA31_LPTIM1_ETR   SF32LB_PINMUX(PA, 31U, 5U, 0x70U, 2U)

PA31_LPTIM1_IN

#define PA31_LPTIM1_IN   SF32LB_PINMUX(PA, 31U, 5U, 0x70U, 0U)

PA31_LPTIM1_OUT

#define PA31_LPTIM1_OUT   SF32LB_PINMUX(PA, 31U, 5U, 0x70U, 1U)

PA31_LPTIM2_ETR

#define PA31_LPTIM2_ETR   SF32LB_PINMUX(PA, 31U, 5U, 0x74U, 2U)

PA31_LPTIM2_IN

#define PA31_LPTIM2_IN   SF32LB_PINMUX(PA, 31U, 5U, 0x74U, 0U)

PA31_LPTIM2_OUT

#define PA31_LPTIM2_OUT   SF32LB_PINMUX(PA, 31U, 5U, 0x74U, 1U)

PA31_USART1_CTS

#define PA31_USART1_CTS   SF32LB_PINMUX(PA, 31U, 4U, 0x58U, 0U)

PA31_USART1_RTS

#define PA31_USART1_RTS   SF32LB_PINMUX(PA, 31U, 4U, 0x58U, 1U)

PA31_USART1_RXD

#define PA31_USART1_RXD   SF32LB_PINMUX(PA, 31U, 4U, 0x58U, 2U)

PA31_USART1_TXD

#define PA31_USART1_TXD   SF32LB_PINMUX(PA, 31U, 4U, 0x58U, 3U)

PA31_USART2_CTS

#define PA31_USART2_CTS   SF32LB_PINMUX(PA, 31U, 4U, 0x5CU, 0U)

PA31_USART2_RTS

#define PA31_USART2_RTS   SF32LB_PINMUX(PA, 31U, 4U, 0x5CU, 1U)

PA31_USART2_RXD

#define PA31_USART2_RXD   SF32LB_PINMUX(PA, 31U, 4U, 0x5CU, 2U)

PA31_USART2_TXD

#define PA31_USART2_TXD   SF32LB_PINMUX(PA, 31U, 4U, 0x5CU, 3U)

PA31_USART3_CTS

#define PA31_USART3_CTS   SF32LB_PINMUX(PA, 31U, 4U, 0x60U, 0U)

PA31_USART3_RTS

#define PA31_USART3_RTS   SF32LB_PINMUX(PA, 31U, 4U, 0x60U, 1U)

PA31_USART3_RXD

#define PA31_USART3_RXD   SF32LB_PINMUX(PA, 31U, 4U, 0x60U, 2U)

PA31_USART3_TXD

#define PA31_USART3_TXD   SF32LB_PINMUX(PA, 31U, 4U, 0x60U, 3U)

PA32_ATIM1_BK

#define PA32_ATIM1_BK   SF32LB_PINMUX(PA, 32U, 5U, 0x80U, 0U)

PA32_ATIM1_BK2

#define PA32_ATIM1_BK2   SF32LB_PINMUX(PA, 32U, 5U, 0x80U, 1U)

PA32_ATIM1_CH1

#define PA32_ATIM1_CH1   SF32LB_PINMUX(PA, 32U, 5U, 0x78U, 0U)

PA32_ATIM1_CH1N

#define PA32_ATIM1_CH1N   SF32LB_PINMUX(PA, 32U, 5U, 0x7CU, 0U)

PA32_ATIM1_CH2

#define PA32_ATIM1_CH2   SF32LB_PINMUX(PA, 32U, 5U, 0x78U, 1U)

PA32_ATIM1_CH2N

#define PA32_ATIM1_CH2N   SF32LB_PINMUX(PA, 32U, 5U, 0x7CU, 1U)

PA32_ATIM1_CH3

#define PA32_ATIM1_CH3   SF32LB_PINMUX(PA, 32U, 5U, 0x78U, 2U)

PA32_ATIM1_CH3N

#define PA32_ATIM1_CH3N   SF32LB_PINMUX(PA, 32U, 5U, 0x7CU, 2U)

PA32_ATIM1_CH4

#define PA32_ATIM1_CH4   SF32LB_PINMUX(PA, 32U, 5U, 0x78U, 3U)

PA32_ATIM1_ETR

#define PA32_ATIM1_ETR   SF32LB_PINMUX(PA, 32U, 5U, 0x80U, 2U)

PA32_GPADC_CH4

#define PA32_GPADC_CH4   SF32LB_PINMUX(PA, 32U, 7U, 0U, 0U)

PA32_GPIO

#define PA32_GPIO   SF32LB_PINMUX(PA, 32U, 0U, 0U, 0U)

PA32_GPTIM1_CH1

#define PA32_GPTIM1_CH1   SF32LB_PINMUX(PA, 32U, 5U, 0x64U, 0U)

PA32_GPTIM1_CH2

#define PA32_GPTIM1_CH2   SF32LB_PINMUX(PA, 32U, 5U, 0x64U, 1U)

PA32_GPTIM1_CH3

#define PA32_GPTIM1_CH3   SF32LB_PINMUX(PA, 32U, 5U, 0x64U, 2U)

PA32_GPTIM1_CH4

#define PA32_GPTIM1_CH4   SF32LB_PINMUX(PA, 32U, 5U, 0x64U, 3U)

PA32_GPTIM1_ETR

#define PA32_GPTIM1_ETR   SF32LB_PINMUX(PA, 32U, 5U, 0x6CU, 0U)

PA32_GPTIM2_CH1

#define PA32_GPTIM2_CH1   SF32LB_PINMUX(PA, 32U, 5U, 0x68U, 0U)

PA32_GPTIM2_CH2

#define PA32_GPTIM2_CH2   SF32LB_PINMUX(PA, 32U, 5U, 0x68U, 1U)

PA32_GPTIM2_CH3

#define PA32_GPTIM2_CH3   SF32LB_PINMUX(PA, 32U, 5U, 0x68U, 2U)

PA32_GPTIM2_CH4

#define PA32_GPTIM2_CH4   SF32LB_PINMUX(PA, 32U, 5U, 0x68U, 3U)

PA32_GPTIM2_ETR

#define PA32_GPTIM2_ETR   SF32LB_PINMUX(PA, 32U, 5U, 0x6CU, 1U)

PA32_I2C1_SCL

#define PA32_I2C1_SCL   SF32LB_PINMUX(PA, 32U, 4U, 0x48U, 0U)

PA32_I2C1_SDA

#define PA32_I2C1_SDA   SF32LB_PINMUX(PA, 32U, 4U, 0x48U, 1U)

PA32_I2C2_SCL

#define PA32_I2C2_SCL   SF32LB_PINMUX(PA, 32U, 4U, 0x4CU, 0U)

PA32_I2C2_SDA

#define PA32_I2C2_SDA   SF32LB_PINMUX(PA, 32U, 4U, 0x4CU, 1U)

PA32_I2C3_SCL

#define PA32_I2C3_SCL   SF32LB_PINMUX(PA, 32U, 4U, 0x50U, 0U)

PA32_I2C3_SDA

#define PA32_I2C3_SDA   SF32LB_PINMUX(PA, 32U, 4U, 0x50U, 1U)

PA32_I2C4_SCL

#define PA32_I2C4_SCL   SF32LB_PINMUX(PA, 32U, 4U, 0x54U, 0U)

PA32_I2C4_SDA

#define PA32_I2C4_SDA   SF32LB_PINMUX(PA, 32U, 4U, 0x54U, 1U)

PA32_LPTIM1_ETR

#define PA32_LPTIM1_ETR   SF32LB_PINMUX(PA, 32U, 5U, 0x70U, 2U)

PA32_LPTIM1_IN

#define PA32_LPTIM1_IN   SF32LB_PINMUX(PA, 32U, 5U, 0x70U, 0U)

PA32_LPTIM1_OUT

#define PA32_LPTIM1_OUT   SF32LB_PINMUX(PA, 32U, 5U, 0x70U, 1U)

PA32_LPTIM2_ETR

#define PA32_LPTIM2_ETR   SF32LB_PINMUX(PA, 32U, 5U, 0x74U, 2U)

PA32_LPTIM2_IN

#define PA32_LPTIM2_IN   SF32LB_PINMUX(PA, 32U, 5U, 0x74U, 0U)

PA32_LPTIM2_OUT

#define PA32_LPTIM2_OUT   SF32LB_PINMUX(PA, 32U, 5U, 0x74U, 1U)

PA32_USART1_CTS

#define PA32_USART1_CTS   SF32LB_PINMUX(PA, 32U, 4U, 0x58U, 0U)

PA32_USART1_RTS

#define PA32_USART1_RTS   SF32LB_PINMUX(PA, 32U, 4U, 0x58U, 1U)

PA32_USART1_RXD

#define PA32_USART1_RXD   SF32LB_PINMUX(PA, 32U, 4U, 0x58U, 2U)

PA32_USART1_TXD

#define PA32_USART1_TXD   SF32LB_PINMUX(PA, 32U, 4U, 0x58U, 3U)

PA32_USART2_CTS

#define PA32_USART2_CTS   SF32LB_PINMUX(PA, 32U, 4U, 0x5CU, 0U)

PA32_USART2_RTS

#define PA32_USART2_RTS   SF32LB_PINMUX(PA, 32U, 4U, 0x5CU, 1U)

PA32_USART2_RXD

#define PA32_USART2_RXD   SF32LB_PINMUX(PA, 32U, 4U, 0x5CU, 2U)

PA32_USART2_TXD

#define PA32_USART2_TXD   SF32LB_PINMUX(PA, 32U, 4U, 0x5CU, 3U)

PA32_USART3_CTS

#define PA32_USART3_CTS   SF32LB_PINMUX(PA, 32U, 4U, 0x60U, 0U)

PA32_USART3_RTS

#define PA32_USART3_RTS   SF32LB_PINMUX(PA, 32U, 4U, 0x60U, 1U)

PA32_USART3_RXD

#define PA32_USART3_RXD   SF32LB_PINMUX(PA, 32U, 4U, 0x60U, 2U)

PA32_USART3_TXD

#define PA32_USART3_TXD   SF32LB_PINMUX(PA, 32U, 4U, 0x60U, 3U)

PA33_ATIM1_BK

#define PA33_ATIM1_BK   SF32LB_PINMUX(PA, 33U, 5U, 0x80U, 0U)

PA33_ATIM1_BK2

#define PA33_ATIM1_BK2   SF32LB_PINMUX(PA, 33U, 5U, 0x80U, 1U)

PA33_ATIM1_CH1

#define PA33_ATIM1_CH1   SF32LB_PINMUX(PA, 33U, 5U, 0x78U, 0U)

PA33_ATIM1_CH1N

#define PA33_ATIM1_CH1N   SF32LB_PINMUX(PA, 33U, 5U, 0x7CU, 0U)

PA33_ATIM1_CH2

#define PA33_ATIM1_CH2   SF32LB_PINMUX(PA, 33U, 5U, 0x78U, 1U)

PA33_ATIM1_CH2N

#define PA33_ATIM1_CH2N   SF32LB_PINMUX(PA, 33U, 5U, 0x7CU, 1U)

PA33_ATIM1_CH3

#define PA33_ATIM1_CH3   SF32LB_PINMUX(PA, 33U, 5U, 0x78U, 2U)

PA33_ATIM1_CH3N

#define PA33_ATIM1_CH3N   SF32LB_PINMUX(PA, 33U, 5U, 0x7CU, 2U)

PA33_ATIM1_CH4

#define PA33_ATIM1_CH4   SF32LB_PINMUX(PA, 33U, 5U, 0x78U, 3U)

PA33_ATIM1_ETR

#define PA33_ATIM1_ETR   SF32LB_PINMUX(PA, 33U, 5U, 0x80U, 2U)

PA33_GPADC_CH5

#define PA33_GPADC_CH5   SF32LB_PINMUX(PA, 33U, 7U, 0U, 0U)

PA33_GPIO

#define PA33_GPIO   SF32LB_PINMUX(PA, 33U, 0U, 0U, 0U)

PA33_GPTIM1_CH1

#define PA33_GPTIM1_CH1   SF32LB_PINMUX(PA, 33U, 5U, 0x64U, 0U)

PA33_GPTIM1_CH2

#define PA33_GPTIM1_CH2   SF32LB_PINMUX(PA, 33U, 5U, 0x64U, 1U)

PA33_GPTIM1_CH3

#define PA33_GPTIM1_CH3   SF32LB_PINMUX(PA, 33U, 5U, 0x64U, 2U)

PA33_GPTIM1_CH4

#define PA33_GPTIM1_CH4   SF32LB_PINMUX(PA, 33U, 5U, 0x64U, 3U)

PA33_GPTIM1_ETR

#define PA33_GPTIM1_ETR   SF32LB_PINMUX(PA, 33U, 5U, 0x6CU, 0U)

PA33_GPTIM2_CH1

#define PA33_GPTIM2_CH1   SF32LB_PINMUX(PA, 33U, 5U, 0x68U, 0U)

PA33_GPTIM2_CH2

#define PA33_GPTIM2_CH2   SF32LB_PINMUX(PA, 33U, 5U, 0x68U, 1U)

PA33_GPTIM2_CH3

#define PA33_GPTIM2_CH3   SF32LB_PINMUX(PA, 33U, 5U, 0x68U, 2U)

PA33_GPTIM2_CH4

#define PA33_GPTIM2_CH4   SF32LB_PINMUX(PA, 33U, 5U, 0x68U, 3U)

PA33_GPTIM2_ETR

#define PA33_GPTIM2_ETR   SF32LB_PINMUX(PA, 33U, 5U, 0x6CU, 1U)

PA33_I2C1_SCL

#define PA33_I2C1_SCL   SF32LB_PINMUX(PA, 33U, 4U, 0x48U, 0U)

PA33_I2C1_SDA

#define PA33_I2C1_SDA   SF32LB_PINMUX(PA, 33U, 4U, 0x48U, 1U)

PA33_I2C2_SCL

#define PA33_I2C2_SCL   SF32LB_PINMUX(PA, 33U, 4U, 0x4CU, 0U)

PA33_I2C2_SDA

#define PA33_I2C2_SDA   SF32LB_PINMUX(PA, 33U, 4U, 0x4CU, 1U)

PA33_I2C3_SCL

#define PA33_I2C3_SCL   SF32LB_PINMUX(PA, 33U, 4U, 0x50U, 0U)

PA33_I2C3_SDA

#define PA33_I2C3_SDA   SF32LB_PINMUX(PA, 33U, 4U, 0x50U, 1U)

PA33_I2C4_SCL

#define PA33_I2C4_SCL   SF32LB_PINMUX(PA, 33U, 4U, 0x54U, 0U)

PA33_I2C4_SDA

#define PA33_I2C4_SDA   SF32LB_PINMUX(PA, 33U, 4U, 0x54U, 1U)

PA33_LPTIM1_ETR

#define PA33_LPTIM1_ETR   SF32LB_PINMUX(PA, 33U, 5U, 0x70U, 2U)

PA33_LPTIM1_IN

#define PA33_LPTIM1_IN   SF32LB_PINMUX(PA, 33U, 5U, 0x70U, 0U)

PA33_LPTIM1_OUT

#define PA33_LPTIM1_OUT   SF32LB_PINMUX(PA, 33U, 5U, 0x70U, 1U)

PA33_LPTIM2_ETR

#define PA33_LPTIM2_ETR   SF32LB_PINMUX(PA, 33U, 5U, 0x74U, 2U)

PA33_LPTIM2_IN

#define PA33_LPTIM2_IN   SF32LB_PINMUX(PA, 33U, 5U, 0x74U, 0U)

PA33_LPTIM2_OUT

#define PA33_LPTIM2_OUT   SF32LB_PINMUX(PA, 33U, 5U, 0x74U, 1U)

PA33_USART1_CTS

#define PA33_USART1_CTS   SF32LB_PINMUX(PA, 33U, 4U, 0x58U, 0U)

PA33_USART1_RTS

#define PA33_USART1_RTS   SF32LB_PINMUX(PA, 33U, 4U, 0x58U, 1U)

PA33_USART1_RXD

#define PA33_USART1_RXD   SF32LB_PINMUX(PA, 33U, 4U, 0x58U, 2U)

PA33_USART1_TXD

#define PA33_USART1_TXD   SF32LB_PINMUX(PA, 33U, 4U, 0x58U, 3U)

PA33_USART2_CTS

#define PA33_USART2_CTS   SF32LB_PINMUX(PA, 33U, 4U, 0x5CU, 0U)

PA33_USART2_RTS

#define PA33_USART2_RTS   SF32LB_PINMUX(PA, 33U, 4U, 0x5CU, 1U)

PA33_USART2_RXD

#define PA33_USART2_RXD   SF32LB_PINMUX(PA, 33U, 4U, 0x5CU, 2U)

PA33_USART2_TXD

#define PA33_USART2_TXD   SF32LB_PINMUX(PA, 33U, 4U, 0x5CU, 3U)

PA33_USART3_CTS

#define PA33_USART3_CTS   SF32LB_PINMUX(PA, 33U, 4U, 0x60U, 0U)

PA33_USART3_RTS

#define PA33_USART3_RTS   SF32LB_PINMUX(PA, 33U, 4U, 0x60U, 1U)

PA33_USART3_RXD

#define PA33_USART3_RXD   SF32LB_PINMUX(PA, 33U, 4U, 0x60U, 2U)

PA33_USART3_TXD

#define PA33_USART3_TXD   SF32LB_PINMUX(PA, 33U, 4U, 0x60U, 3U)

PA34_ATIM1_BK

#define PA34_ATIM1_BK   SF32LB_PINMUX(PA, 34U, 5U, 0x80U, 0U)

PA34_ATIM1_BK2

#define PA34_ATIM1_BK2   SF32LB_PINMUX(PA, 34U, 5U, 0x80U, 1U)

PA34_ATIM1_CH1

#define PA34_ATIM1_CH1   SF32LB_PINMUX(PA, 34U, 5U, 0x78U, 0U)

PA34_ATIM1_CH1N

#define PA34_ATIM1_CH1N   SF32LB_PINMUX(PA, 34U, 5U, 0x7CU, 0U)

PA34_ATIM1_CH2

#define PA34_ATIM1_CH2   SF32LB_PINMUX(PA, 34U, 5U, 0x78U, 1U)

PA34_ATIM1_CH2N

#define PA34_ATIM1_CH2N   SF32LB_PINMUX(PA, 34U, 5U, 0x7CU, 1U)

PA34_ATIM1_CH3

#define PA34_ATIM1_CH3   SF32LB_PINMUX(PA, 34U, 5U, 0x78U, 2U)

PA34_ATIM1_CH3N

#define PA34_ATIM1_CH3N   SF32LB_PINMUX(PA, 34U, 5U, 0x7CU, 2U)

PA34_ATIM1_CH4

#define PA34_ATIM1_CH4   SF32LB_PINMUX(PA, 34U, 5U, 0x78U, 3U)

PA34_ATIM1_ETR

#define PA34_ATIM1_ETR   SF32LB_PINMUX(PA, 34U, 5U, 0x80U, 2U)

PA34_GPADC_CH6

#define PA34_GPADC_CH6   SF32LB_PINMUX(PA, 34U, 7U, 0U, 0U)

PA34_GPIO

#define PA34_GPIO   SF32LB_PINMUX(PA, 34U, 0U, 0U, 0U)

PA34_GPTIM1_CH1

#define PA34_GPTIM1_CH1   SF32LB_PINMUX(PA, 34U, 5U, 0x64U, 0U)

PA34_GPTIM1_CH2

#define PA34_GPTIM1_CH2   SF32LB_PINMUX(PA, 34U, 5U, 0x64U, 1U)

PA34_GPTIM1_CH3

#define PA34_GPTIM1_CH3   SF32LB_PINMUX(PA, 34U, 5U, 0x64U, 2U)

PA34_GPTIM1_CH4

#define PA34_GPTIM1_CH4   SF32LB_PINMUX(PA, 34U, 5U, 0x64U, 3U)

PA34_GPTIM1_ETR

#define PA34_GPTIM1_ETR   SF32LB_PINMUX(PA, 34U, 5U, 0x6CU, 0U)

PA34_GPTIM2_CH1

#define PA34_GPTIM2_CH1   SF32LB_PINMUX(PA, 34U, 5U, 0x68U, 0U)

PA34_GPTIM2_CH2

#define PA34_GPTIM2_CH2   SF32LB_PINMUX(PA, 34U, 5U, 0x68U, 1U)

PA34_GPTIM2_CH3

#define PA34_GPTIM2_CH3   SF32LB_PINMUX(PA, 34U, 5U, 0x68U, 2U)

PA34_GPTIM2_CH4

#define PA34_GPTIM2_CH4   SF32LB_PINMUX(PA, 34U, 5U, 0x68U, 3U)

PA34_GPTIM2_ETR

#define PA34_GPTIM2_ETR   SF32LB_PINMUX(PA, 34U, 5U, 0x6CU, 1U)

PA34_I2C1_SCL

#define PA34_I2C1_SCL   SF32LB_PINMUX(PA, 34U, 4U, 0x48U, 0U)

PA34_I2C1_SDA

#define PA34_I2C1_SDA   SF32LB_PINMUX(PA, 34U, 4U, 0x48U, 1U)

PA34_I2C2_SCL

#define PA34_I2C2_SCL   SF32LB_PINMUX(PA, 34U, 4U, 0x4CU, 0U)

PA34_I2C2_SDA

#define PA34_I2C2_SDA   SF32LB_PINMUX(PA, 34U, 4U, 0x4CU, 1U)

PA34_I2C3_SCL

#define PA34_I2C3_SCL   SF32LB_PINMUX(PA, 34U, 4U, 0x50U, 0U)

PA34_I2C3_SDA

#define PA34_I2C3_SDA   SF32LB_PINMUX(PA, 34U, 4U, 0x50U, 1U)

PA34_I2C4_SCL

#define PA34_I2C4_SCL   SF32LB_PINMUX(PA, 34U, 4U, 0x54U, 0U)

PA34_I2C4_SDA

#define PA34_I2C4_SDA   SF32LB_PINMUX(PA, 34U, 4U, 0x54U, 1U)

PA34_LPTIM1_ETR

#define PA34_LPTIM1_ETR   SF32LB_PINMUX(PA, 34U, 5U, 0x70U, 2U)

PA34_LPTIM1_IN

#define PA34_LPTIM1_IN   SF32LB_PINMUX(PA, 34U, 5U, 0x70U, 0U)

PA34_LPTIM1_OUT

#define PA34_LPTIM1_OUT   SF32LB_PINMUX(PA, 34U, 5U, 0x70U, 1U)

PA34_LPTIM2_ETR

#define PA34_LPTIM2_ETR   SF32LB_PINMUX(PA, 34U, 5U, 0x74U, 2U)

PA34_LPTIM2_IN

#define PA34_LPTIM2_IN   SF32LB_PINMUX(PA, 34U, 5U, 0x74U, 0U)

PA34_LPTIM2_OUT

#define PA34_LPTIM2_OUT   SF32LB_PINMUX(PA, 34U, 5U, 0x74U, 1U)

PA34_USART1_CTS

#define PA34_USART1_CTS   SF32LB_PINMUX(PA, 34U, 4U, 0x58U, 0U)

PA34_USART1_RTS

#define PA34_USART1_RTS   SF32LB_PINMUX(PA, 34U, 4U, 0x58U, 1U)

PA34_USART1_RXD

#define PA34_USART1_RXD   SF32LB_PINMUX(PA, 34U, 4U, 0x58U, 2U)

PA34_USART1_TXD

#define PA34_USART1_TXD   SF32LB_PINMUX(PA, 34U, 4U, 0x58U, 3U)

PA34_USART2_CTS

#define PA34_USART2_CTS   SF32LB_PINMUX(PA, 34U, 4U, 0x5CU, 0U)

PA34_USART2_RTS

#define PA34_USART2_RTS   SF32LB_PINMUX(PA, 34U, 4U, 0x5CU, 1U)

PA34_USART2_RXD

#define PA34_USART2_RXD   SF32LB_PINMUX(PA, 34U, 4U, 0x5CU, 2U)

PA34_USART2_TXD

#define PA34_USART2_TXD   SF32LB_PINMUX(PA, 34U, 4U, 0x5CU, 3U)

PA34_USART3_CTS

#define PA34_USART3_CTS   SF32LB_PINMUX(PA, 34U, 4U, 0x60U, 0U)

PA34_USART3_RTS

#define PA34_USART3_RTS   SF32LB_PINMUX(PA, 34U, 4U, 0x60U, 1U)

PA34_USART3_RXD

#define PA34_USART3_RXD   SF32LB_PINMUX(PA, 34U, 4U, 0x60U, 2U)

PA34_USART3_TXD

#define PA34_USART3_TXD   SF32LB_PINMUX(PA, 34U, 4U, 0x60U, 3U)

PA34_WKUP_PIN10

#define PA34_WKUP_PIN10   SF32LB_PINMUX(PA, 34U, 8U, 0U, 0U)

PA35_ATIM1_BK

#define PA35_ATIM1_BK   SF32LB_PINMUX(PA, 35U, 5U, 0x80U, 0U)

PA35_ATIM1_BK2

#define PA35_ATIM1_BK2   SF32LB_PINMUX(PA, 35U, 5U, 0x80U, 1U)

PA35_ATIM1_CH1

#define PA35_ATIM1_CH1   SF32LB_PINMUX(PA, 35U, 5U, 0x78U, 0U)

PA35_ATIM1_CH1N

#define PA35_ATIM1_CH1N   SF32LB_PINMUX(PA, 35U, 5U, 0x7CU, 0U)

PA35_ATIM1_CH2

#define PA35_ATIM1_CH2   SF32LB_PINMUX(PA, 35U, 5U, 0x78U, 1U)

PA35_ATIM1_CH2N

#define PA35_ATIM1_CH2N   SF32LB_PINMUX(PA, 35U, 5U, 0x7CU, 1U)

PA35_ATIM1_CH3

#define PA35_ATIM1_CH3   SF32LB_PINMUX(PA, 35U, 5U, 0x78U, 2U)

PA35_ATIM1_CH3N

#define PA35_ATIM1_CH3N   SF32LB_PINMUX(PA, 35U, 5U, 0x7CU, 2U)

PA35_ATIM1_CH4

#define PA35_ATIM1_CH4   SF32LB_PINMUX(PA, 35U, 5U, 0x78U, 3U)

PA35_ATIM1_ETR

#define PA35_ATIM1_ETR   SF32LB_PINMUX(PA, 35U, 5U, 0x80U, 2U)

PA35_GPIO

#define PA35_GPIO   SF32LB_PINMUX(PA, 35U, 0U, 0U, 0U)

PA35_GPTIM1_CH1

#define PA35_GPTIM1_CH1   SF32LB_PINMUX(PA, 35U, 5U, 0x64U, 0U)

PA35_GPTIM1_CH2

#define PA35_GPTIM1_CH2   SF32LB_PINMUX(PA, 35U, 5U, 0x64U, 1U)

PA35_GPTIM1_CH3

#define PA35_GPTIM1_CH3   SF32LB_PINMUX(PA, 35U, 5U, 0x64U, 2U)

PA35_GPTIM1_CH4

#define PA35_GPTIM1_CH4   SF32LB_PINMUX(PA, 35U, 5U, 0x64U, 3U)

PA35_GPTIM1_ETR

#define PA35_GPTIM1_ETR   SF32LB_PINMUX(PA, 35U, 5U, 0x6CU, 0U)

PA35_GPTIM2_CH1

#define PA35_GPTIM2_CH1   SF32LB_PINMUX(PA, 35U, 5U, 0x68U, 0U)

PA35_GPTIM2_CH2

#define PA35_GPTIM2_CH2   SF32LB_PINMUX(PA, 35U, 5U, 0x68U, 1U)

PA35_GPTIM2_CH3

#define PA35_GPTIM2_CH3   SF32LB_PINMUX(PA, 35U, 5U, 0x68U, 2U)

PA35_GPTIM2_CH4

#define PA35_GPTIM2_CH4   SF32LB_PINMUX(PA, 35U, 5U, 0x68U, 3U)

PA35_GPTIM2_ETR

#define PA35_GPTIM2_ETR   SF32LB_PINMUX(PA, 35U, 5U, 0x6CU, 1U)

PA35_I2C1_SCL

#define PA35_I2C1_SCL   SF32LB_PINMUX(PA, 35U, 4U, 0x48U, 0U)

PA35_I2C1_SDA

#define PA35_I2C1_SDA   SF32LB_PINMUX(PA, 35U, 4U, 0x48U, 1U)

PA35_I2C2_SCL

#define PA35_I2C2_SCL   SF32LB_PINMUX(PA, 35U, 4U, 0x4CU, 0U)

PA35_I2C2_SDA

#define PA35_I2C2_SDA   SF32LB_PINMUX(PA, 35U, 4U, 0x4CU, 1U)

PA35_I2C3_SCL

#define PA35_I2C3_SCL   SF32LB_PINMUX(PA, 35U, 4U, 0x50U, 0U)

PA35_I2C3_SDA

#define PA35_I2C3_SDA   SF32LB_PINMUX(PA, 35U, 4U, 0x50U, 1U)

PA35_I2C4_SCL

#define PA35_I2C4_SCL   SF32LB_PINMUX(PA, 35U, 4U, 0x54U, 0U)

PA35_I2C4_SDA

#define PA35_I2C4_SDA   SF32LB_PINMUX(PA, 35U, 4U, 0x54U, 1U)

PA35_LPTIM1_ETR

#define PA35_LPTIM1_ETR   SF32LB_PINMUX(PA, 35U, 5U, 0x70U, 2U)

PA35_LPTIM1_IN

#define PA35_LPTIM1_IN   SF32LB_PINMUX(PA, 35U, 5U, 0x70U, 0U)

PA35_LPTIM1_OUT

#define PA35_LPTIM1_OUT   SF32LB_PINMUX(PA, 35U, 5U, 0x70U, 1U)

PA35_LPTIM2_ETR

#define PA35_LPTIM2_ETR   SF32LB_PINMUX(PA, 35U, 5U, 0x74U, 2U)

PA35_LPTIM2_IN

#define PA35_LPTIM2_IN   SF32LB_PINMUX(PA, 35U, 5U, 0x74U, 0U)

PA35_LPTIM2_OUT

#define PA35_LPTIM2_OUT   SF32LB_PINMUX(PA, 35U, 5U, 0x74U, 1U)

PA35_USART1_CTS

#define PA35_USART1_CTS   SF32LB_PINMUX(PA, 35U, 4U, 0x58U, 0U)

PA35_USART1_RTS

#define PA35_USART1_RTS   SF32LB_PINMUX(PA, 35U, 4U, 0x58U, 1U)

PA35_USART1_RXD

#define PA35_USART1_RXD   SF32LB_PINMUX(PA, 35U, 4U, 0x58U, 2U)

PA35_USART1_TXD

#define PA35_USART1_TXD   SF32LB_PINMUX(PA, 35U, 4U, 0x58U, 3U)

PA35_USART2_CTS

#define PA35_USART2_CTS   SF32LB_PINMUX(PA, 35U, 4U, 0x5CU, 0U)

PA35_USART2_RTS

#define PA35_USART2_RTS   SF32LB_PINMUX(PA, 35U, 4U, 0x5CU, 1U)

PA35_USART2_RXD

#define PA35_USART2_RXD   SF32LB_PINMUX(PA, 35U, 4U, 0x5CU, 2U)

PA35_USART2_TXD

#define PA35_USART2_TXD   SF32LB_PINMUX(PA, 35U, 4U, 0x5CU, 3U)

PA35_USART3_CTS

#define PA35_USART3_CTS   SF32LB_PINMUX(PA, 35U, 4U, 0x60U, 0U)

PA35_USART3_RTS

#define PA35_USART3_RTS   SF32LB_PINMUX(PA, 35U, 4U, 0x60U, 1U)

PA35_USART3_RXD

#define PA35_USART3_RXD   SF32LB_PINMUX(PA, 35U, 4U, 0x60U, 2U)

PA35_USART3_TXD

#define PA35_USART3_TXD   SF32LB_PINMUX(PA, 35U, 4U, 0x60U, 3U)

PA35_USB11_DP

#define PA35_USB11_DP   SF32LB_PINMUX(PA, 35U, 2U, 0U, 0U)

PA35_WKUP_PIN11

#define PA35_WKUP_PIN11   SF32LB_PINMUX(PA, 35U, 8U, 0U, 0U)

PA36_ATIM1_BK

#define PA36_ATIM1_BK   SF32LB_PINMUX(PA, 36U, 5U, 0x80U, 0U)

PA36_ATIM1_BK2

#define PA36_ATIM1_BK2   SF32LB_PINMUX(PA, 36U, 5U, 0x80U, 1U)

PA36_ATIM1_CH1

#define PA36_ATIM1_CH1   SF32LB_PINMUX(PA, 36U, 5U, 0x78U, 0U)

PA36_ATIM1_CH1N

#define PA36_ATIM1_CH1N   SF32LB_PINMUX(PA, 36U, 5U, 0x7CU, 0U)

PA36_ATIM1_CH2

#define PA36_ATIM1_CH2   SF32LB_PINMUX(PA, 36U, 5U, 0x78U, 1U)

PA36_ATIM1_CH2N

#define PA36_ATIM1_CH2N   SF32LB_PINMUX(PA, 36U, 5U, 0x7CU, 1U)

PA36_ATIM1_CH3

#define PA36_ATIM1_CH3   SF32LB_PINMUX(PA, 36U, 5U, 0x78U, 2U)

PA36_ATIM1_CH3N

#define PA36_ATIM1_CH3N   SF32LB_PINMUX(PA, 36U, 5U, 0x7CU, 2U)

PA36_ATIM1_CH4

#define PA36_ATIM1_CH4   SF32LB_PINMUX(PA, 36U, 5U, 0x78U, 3U)

PA36_ATIM1_ETR

#define PA36_ATIM1_ETR   SF32LB_PINMUX(PA, 36U, 5U, 0x80U, 2U)

PA36_GPIO

#define PA36_GPIO   SF32LB_PINMUX(PA, 36U, 0U, 0U, 0U)

PA36_GPTIM1_CH1

#define PA36_GPTIM1_CH1   SF32LB_PINMUX(PA, 36U, 5U, 0x64U, 0U)

PA36_GPTIM1_CH2

#define PA36_GPTIM1_CH2   SF32LB_PINMUX(PA, 36U, 5U, 0x64U, 1U)

PA36_GPTIM1_CH3

#define PA36_GPTIM1_CH3   SF32LB_PINMUX(PA, 36U, 5U, 0x64U, 2U)

PA36_GPTIM1_CH4

#define PA36_GPTIM1_CH4   SF32LB_PINMUX(PA, 36U, 5U, 0x64U, 3U)

PA36_GPTIM1_ETR

#define PA36_GPTIM1_ETR   SF32LB_PINMUX(PA, 36U, 5U, 0x6CU, 0U)

PA36_GPTIM2_CH1

#define PA36_GPTIM2_CH1   SF32LB_PINMUX(PA, 36U, 5U, 0x68U, 0U)

PA36_GPTIM2_CH2

#define PA36_GPTIM2_CH2   SF32LB_PINMUX(PA, 36U, 5U, 0x68U, 1U)

PA36_GPTIM2_CH3

#define PA36_GPTIM2_CH3   SF32LB_PINMUX(PA, 36U, 5U, 0x68U, 2U)

PA36_GPTIM2_CH4

#define PA36_GPTIM2_CH4   SF32LB_PINMUX(PA, 36U, 5U, 0x68U, 3U)

PA36_GPTIM2_ETR

#define PA36_GPTIM2_ETR   SF32LB_PINMUX(PA, 36U, 5U, 0x6CU, 1U)

PA36_I2C1_SCL

#define PA36_I2C1_SCL   SF32LB_PINMUX(PA, 36U, 4U, 0x48U, 0U)

PA36_I2C1_SDA

#define PA36_I2C1_SDA   SF32LB_PINMUX(PA, 36U, 4U, 0x48U, 1U)

PA36_I2C2_SCL

#define PA36_I2C2_SCL   SF32LB_PINMUX(PA, 36U, 4U, 0x4CU, 0U)

PA36_I2C2_SDA

#define PA36_I2C2_SDA   SF32LB_PINMUX(PA, 36U, 4U, 0x4CU, 1U)

PA36_I2C3_SCL

#define PA36_I2C3_SCL   SF32LB_PINMUX(PA, 36U, 4U, 0x50U, 0U)

PA36_I2C3_SDA

#define PA36_I2C3_SDA   SF32LB_PINMUX(PA, 36U, 4U, 0x50U, 1U)

PA36_I2C4_SCL

#define PA36_I2C4_SCL   SF32LB_PINMUX(PA, 36U, 4U, 0x54U, 0U)

PA36_I2C4_SDA

#define PA36_I2C4_SDA   SF32LB_PINMUX(PA, 36U, 4U, 0x54U, 1U)

PA36_LPTIM1_ETR

#define PA36_LPTIM1_ETR   SF32LB_PINMUX(PA, 36U, 5U, 0x70U, 2U)

PA36_LPTIM1_IN

#define PA36_LPTIM1_IN   SF32LB_PINMUX(PA, 36U, 5U, 0x70U, 0U)

PA36_LPTIM1_OUT

#define PA36_LPTIM1_OUT   SF32LB_PINMUX(PA, 36U, 5U, 0x70U, 1U)

PA36_LPTIM2_ETR

#define PA36_LPTIM2_ETR   SF32LB_PINMUX(PA, 36U, 5U, 0x74U, 2U)

PA36_LPTIM2_IN

#define PA36_LPTIM2_IN   SF32LB_PINMUX(PA, 36U, 5U, 0x74U, 0U)

PA36_LPTIM2_OUT

#define PA36_LPTIM2_OUT   SF32LB_PINMUX(PA, 36U, 5U, 0x74U, 1U)

PA36_USART1_CTS

#define PA36_USART1_CTS   SF32LB_PINMUX(PA, 36U, 4U, 0x58U, 0U)

PA36_USART1_RTS

#define PA36_USART1_RTS   SF32LB_PINMUX(PA, 36U, 4U, 0x58U, 1U)

PA36_USART1_RXD

#define PA36_USART1_RXD   SF32LB_PINMUX(PA, 36U, 4U, 0x58U, 2U)

PA36_USART1_TXD

#define PA36_USART1_TXD   SF32LB_PINMUX(PA, 36U, 4U, 0x58U, 3U)

PA36_USART2_CTS

#define PA36_USART2_CTS   SF32LB_PINMUX(PA, 36U, 4U, 0x5CU, 0U)

PA36_USART2_RTS

#define PA36_USART2_RTS   SF32LB_PINMUX(PA, 36U, 4U, 0x5CU, 1U)

PA36_USART2_RXD

#define PA36_USART2_RXD   SF32LB_PINMUX(PA, 36U, 4U, 0x5CU, 2U)

PA36_USART2_TXD

#define PA36_USART2_TXD   SF32LB_PINMUX(PA, 36U, 4U, 0x5CU, 3U)

PA36_USART3_CTS

#define PA36_USART3_CTS   SF32LB_PINMUX(PA, 36U, 4U, 0x60U, 0U)

PA36_USART3_RTS

#define PA36_USART3_RTS   SF32LB_PINMUX(PA, 36U, 4U, 0x60U, 1U)

PA36_USART3_RXD

#define PA36_USART3_RXD   SF32LB_PINMUX(PA, 36U, 4U, 0x60U, 2U)

PA36_USART3_TXD

#define PA36_USART3_TXD   SF32LB_PINMUX(PA, 36U, 4U, 0x60U, 3U)

PA36_USB11_DM

#define PA36_USB11_DM   SF32LB_PINMUX(PA, 36U, 2U, 0U, 0U)

PA36_WKUP_PIN12

#define PA36_WKUP_PIN12   SF32LB_PINMUX(PA, 36U, 8U, 0U, 0U)

PA37_ATIM1_BK

#define PA37_ATIM1_BK   SF32LB_PINMUX(PA, 37U, 5U, 0x80U, 0U)

PA37_ATIM1_BK2

#define PA37_ATIM1_BK2   SF32LB_PINMUX(PA, 37U, 5U, 0x80U, 1U)

PA37_ATIM1_CH1

#define PA37_ATIM1_CH1   SF32LB_PINMUX(PA, 37U, 5U, 0x78U, 0U)

PA37_ATIM1_CH1N

#define PA37_ATIM1_CH1N   SF32LB_PINMUX(PA, 37U, 5U, 0x7CU, 0U)

PA37_ATIM1_CH2

#define PA37_ATIM1_CH2   SF32LB_PINMUX(PA, 37U, 5U, 0x78U, 1U)

PA37_ATIM1_CH2N

#define PA37_ATIM1_CH2N   SF32LB_PINMUX(PA, 37U, 5U, 0x7CU, 1U)

PA37_ATIM1_CH3

#define PA37_ATIM1_CH3   SF32LB_PINMUX(PA, 37U, 5U, 0x78U, 2U)

PA37_ATIM1_CH3N

#define PA37_ATIM1_CH3N   SF32LB_PINMUX(PA, 37U, 5U, 0x7CU, 2U)

PA37_ATIM1_CH4

#define PA37_ATIM1_CH4   SF32LB_PINMUX(PA, 37U, 5U, 0x78U, 3U)

PA37_ATIM1_ETR

#define PA37_ATIM1_ETR   SF32LB_PINMUX(PA, 37U, 5U, 0x80U, 2U)

PA37_GPIO

#define PA37_GPIO   SF32LB_PINMUX(PA, 37U, 0U, 0U, 0U)

PA37_GPTIM1_CH1

#define PA37_GPTIM1_CH1   SF32LB_PINMUX(PA, 37U, 5U, 0x64U, 0U)

PA37_GPTIM1_CH2

#define PA37_GPTIM1_CH2   SF32LB_PINMUX(PA, 37U, 5U, 0x64U, 1U)

PA37_GPTIM1_CH3

#define PA37_GPTIM1_CH3   SF32LB_PINMUX(PA, 37U, 5U, 0x64U, 2U)

PA37_GPTIM1_CH4

#define PA37_GPTIM1_CH4   SF32LB_PINMUX(PA, 37U, 5U, 0x64U, 3U)

PA37_GPTIM1_ETR

#define PA37_GPTIM1_ETR   SF32LB_PINMUX(PA, 37U, 5U, 0x6CU, 0U)

PA37_GPTIM2_CH1

#define PA37_GPTIM2_CH1   SF32LB_PINMUX(PA, 37U, 5U, 0x68U, 0U)

PA37_GPTIM2_CH2

#define PA37_GPTIM2_CH2   SF32LB_PINMUX(PA, 37U, 5U, 0x68U, 1U)

PA37_GPTIM2_CH3

#define PA37_GPTIM2_CH3   SF32LB_PINMUX(PA, 37U, 5U, 0x68U, 2U)

PA37_GPTIM2_CH4

#define PA37_GPTIM2_CH4   SF32LB_PINMUX(PA, 37U, 5U, 0x68U, 3U)

PA37_GPTIM2_ETR

#define PA37_GPTIM2_ETR   SF32LB_PINMUX(PA, 37U, 5U, 0x6CU, 1U)

PA37_I2C1_SCL

#define PA37_I2C1_SCL   SF32LB_PINMUX(PA, 37U, 4U, 0x48U, 0U)

PA37_I2C1_SDA

#define PA37_I2C1_SDA   SF32LB_PINMUX(PA, 37U, 4U, 0x48U, 1U)

PA37_I2C2_SCL

#define PA37_I2C2_SCL   SF32LB_PINMUX(PA, 37U, 4U, 0x4CU, 0U)

PA37_I2C2_SDA

#define PA37_I2C2_SDA   SF32LB_PINMUX(PA, 37U, 4U, 0x4CU, 1U)

PA37_I2C3_SCL

#define PA37_I2C3_SCL   SF32LB_PINMUX(PA, 37U, 4U, 0x50U, 0U)

PA37_I2C3_SDA

#define PA37_I2C3_SDA   SF32LB_PINMUX(PA, 37U, 4U, 0x50U, 1U)

PA37_I2C4_SCL

#define PA37_I2C4_SCL   SF32LB_PINMUX(PA, 37U, 4U, 0x54U, 0U)

PA37_I2C4_SDA

#define PA37_I2C4_SDA   SF32LB_PINMUX(PA, 37U, 4U, 0x54U, 1U)

PA37_LCDC1_8080_DIO2

#define PA37_LCDC1_8080_DIO2   SF32LB_PINMUX(PA, 37U, 7U, 0U, 0U)

PA37_LPTIM1_ETR

#define PA37_LPTIM1_ETR   SF32LB_PINMUX(PA, 37U, 5U, 0x70U, 2U)

PA37_LPTIM1_IN

#define PA37_LPTIM1_IN   SF32LB_PINMUX(PA, 37U, 5U, 0x70U, 0U)

PA37_LPTIM1_OUT

#define PA37_LPTIM1_OUT   SF32LB_PINMUX(PA, 37U, 5U, 0x70U, 1U)

PA37_LPTIM2_ETR

#define PA37_LPTIM2_ETR   SF32LB_PINMUX(PA, 37U, 5U, 0x74U, 2U)

PA37_LPTIM2_IN

#define PA37_LPTIM2_IN   SF32LB_PINMUX(PA, 37U, 5U, 0x74U, 0U)

PA37_LPTIM2_OUT

#define PA37_LPTIM2_OUT   SF32LB_PINMUX(PA, 37U, 5U, 0x74U, 1U)

PA37_SPI2_DIO

#define PA37_SPI2_DIO   SF32LB_PINMUX(PA, 37U, 2U, 0U, 0U)

PA37_USART1_CTS

#define PA37_USART1_CTS   SF32LB_PINMUX(PA, 37U, 4U, 0x58U, 0U)

PA37_USART1_RTS

#define PA37_USART1_RTS   SF32LB_PINMUX(PA, 37U, 4U, 0x58U, 1U)

PA37_USART1_RXD

#define PA37_USART1_RXD   SF32LB_PINMUX(PA, 37U, 4U, 0x58U, 2U)

PA37_USART1_TXD

#define PA37_USART1_TXD   SF32LB_PINMUX(PA, 37U, 4U, 0x58U, 3U)

PA37_USART2_CTS

#define PA37_USART2_CTS   SF32LB_PINMUX(PA, 37U, 4U, 0x5CU, 0U)

PA37_USART2_RTS

#define PA37_USART2_RTS   SF32LB_PINMUX(PA, 37U, 4U, 0x5CU, 1U)

PA37_USART2_RXD

#define PA37_USART2_RXD   SF32LB_PINMUX(PA, 37U, 4U, 0x5CU, 2U)

PA37_USART2_TXD

#define PA37_USART2_TXD   SF32LB_PINMUX(PA, 37U, 4U, 0x5CU, 3U)

PA37_USART3_CTS

#define PA37_USART3_CTS   SF32LB_PINMUX(PA, 37U, 4U, 0x60U, 0U)

PA37_USART3_RTS

#define PA37_USART3_RTS   SF32LB_PINMUX(PA, 37U, 4U, 0x60U, 1U)

PA37_USART3_RXD

#define PA37_USART3_RXD   SF32LB_PINMUX(PA, 37U, 4U, 0x60U, 2U)

PA37_USART3_TXD

#define PA37_USART3_TXD   SF32LB_PINMUX(PA, 37U, 4U, 0x60U, 3U)

PA37_WKUP_PIN13

#define PA37_WKUP_PIN13   SF32LB_PINMUX(PA, 37U, 8U, 0U, 0U)

PA38_ATIM1_BK

#define PA38_ATIM1_BK   SF32LB_PINMUX(PA, 38U, 5U, 0x80U, 0U)

PA38_ATIM1_BK2

#define PA38_ATIM1_BK2   SF32LB_PINMUX(PA, 38U, 5U, 0x80U, 1U)

PA38_ATIM1_CH1

#define PA38_ATIM1_CH1   SF32LB_PINMUX(PA, 38U, 5U, 0x78U, 0U)

PA38_ATIM1_CH1N

#define PA38_ATIM1_CH1N   SF32LB_PINMUX(PA, 38U, 5U, 0x7CU, 0U)

PA38_ATIM1_CH2

#define PA38_ATIM1_CH2   SF32LB_PINMUX(PA, 38U, 5U, 0x78U, 1U)

PA38_ATIM1_CH2N

#define PA38_ATIM1_CH2N   SF32LB_PINMUX(PA, 38U, 5U, 0x7CU, 1U)

PA38_ATIM1_CH3

#define PA38_ATIM1_CH3   SF32LB_PINMUX(PA, 38U, 5U, 0x78U, 2U)

PA38_ATIM1_CH3N

#define PA38_ATIM1_CH3N   SF32LB_PINMUX(PA, 38U, 5U, 0x7CU, 2U)

PA38_ATIM1_CH4

#define PA38_ATIM1_CH4   SF32LB_PINMUX(PA, 38U, 5U, 0x78U, 3U)

PA38_ATIM1_ETR

#define PA38_ATIM1_ETR   SF32LB_PINMUX(PA, 38U, 5U, 0x80U, 2U)

PA38_GPIO

#define PA38_GPIO   SF32LB_PINMUX(PA, 38U, 0U, 0U, 0U)

PA38_GPTIM1_CH1

#define PA38_GPTIM1_CH1   SF32LB_PINMUX(PA, 38U, 5U, 0x64U, 0U)

PA38_GPTIM1_CH2

#define PA38_GPTIM1_CH2   SF32LB_PINMUX(PA, 38U, 5U, 0x64U, 1U)

PA38_GPTIM1_CH3

#define PA38_GPTIM1_CH3   SF32LB_PINMUX(PA, 38U, 5U, 0x64U, 2U)

PA38_GPTIM1_CH4

#define PA38_GPTIM1_CH4   SF32LB_PINMUX(PA, 38U, 5U, 0x64U, 3U)

PA38_GPTIM1_ETR

#define PA38_GPTIM1_ETR   SF32LB_PINMUX(PA, 38U, 5U, 0x6CU, 0U)

PA38_GPTIM2_CH1

#define PA38_GPTIM2_CH1   SF32LB_PINMUX(PA, 38U, 5U, 0x68U, 0U)

PA38_GPTIM2_CH2

#define PA38_GPTIM2_CH2   SF32LB_PINMUX(PA, 38U, 5U, 0x68U, 1U)

PA38_GPTIM2_CH3

#define PA38_GPTIM2_CH3   SF32LB_PINMUX(PA, 38U, 5U, 0x68U, 2U)

PA38_GPTIM2_CH4

#define PA38_GPTIM2_CH4   SF32LB_PINMUX(PA, 38U, 5U, 0x68U, 3U)

PA38_GPTIM2_ETR

#define PA38_GPTIM2_ETR   SF32LB_PINMUX(PA, 38U, 5U, 0x6CU, 1U)

PA38_I2C1_SCL

#define PA38_I2C1_SCL   SF32LB_PINMUX(PA, 38U, 4U, 0x48U, 0U)

PA38_I2C1_SDA

#define PA38_I2C1_SDA   SF32LB_PINMUX(PA, 38U, 4U, 0x48U, 1U)

PA38_I2C2_SCL

#define PA38_I2C2_SCL   SF32LB_PINMUX(PA, 38U, 4U, 0x4CU, 0U)

PA38_I2C2_SDA

#define PA38_I2C2_SDA   SF32LB_PINMUX(PA, 38U, 4U, 0x4CU, 1U)

PA38_I2C3_SCL

#define PA38_I2C3_SCL   SF32LB_PINMUX(PA, 38U, 4U, 0x50U, 0U)

PA38_I2C3_SDA

#define PA38_I2C3_SDA   SF32LB_PINMUX(PA, 38U, 4U, 0x50U, 1U)

PA38_I2C4_SCL

#define PA38_I2C4_SCL   SF32LB_PINMUX(PA, 38U, 4U, 0x54U, 0U)

PA38_I2C4_SDA

#define PA38_I2C4_SDA   SF32LB_PINMUX(PA, 38U, 4U, 0x54U, 1U)

PA38_LCDC1_8080_DIO2

#define PA38_LCDC1_8080_DIO2   SF32LB_PINMUX(PA, 38U, 7U, 0U, 0U)

PA38_LPTIM1_ETR

#define PA38_LPTIM1_ETR   SF32LB_PINMUX(PA, 38U, 5U, 0x70U, 2U)

PA38_LPTIM1_IN

#define PA38_LPTIM1_IN   SF32LB_PINMUX(PA, 38U, 5U, 0x70U, 0U)

PA38_LPTIM1_OUT

#define PA38_LPTIM1_OUT   SF32LB_PINMUX(PA, 38U, 5U, 0x70U, 1U)

PA38_LPTIM2_ETR

#define PA38_LPTIM2_ETR   SF32LB_PINMUX(PA, 38U, 5U, 0x74U, 2U)

PA38_LPTIM2_IN

#define PA38_LPTIM2_IN   SF32LB_PINMUX(PA, 38U, 5U, 0x74U, 0U)

PA38_LPTIM2_OUT

#define PA38_LPTIM2_OUT   SF32LB_PINMUX(PA, 38U, 5U, 0x74U, 1U)

PA38_SPI2_DI

#define PA38_SPI2_DI   SF32LB_PINMUX(PA, 38U, 2U, 0U, 0U)

PA38_USART1_CTS

#define PA38_USART1_CTS   SF32LB_PINMUX(PA, 38U, 4U, 0x58U, 0U)

PA38_USART1_RTS

#define PA38_USART1_RTS   SF32LB_PINMUX(PA, 38U, 4U, 0x58U, 1U)

PA38_USART1_RXD

#define PA38_USART1_RXD   SF32LB_PINMUX(PA, 38U, 4U, 0x58U, 2U)

PA38_USART1_TXD

#define PA38_USART1_TXD   SF32LB_PINMUX(PA, 38U, 4U, 0x58U, 3U)

PA38_USART2_CTS

#define PA38_USART2_CTS   SF32LB_PINMUX(PA, 38U, 4U, 0x5CU, 0U)

PA38_USART2_RTS

#define PA38_USART2_RTS   SF32LB_PINMUX(PA, 38U, 4U, 0x5CU, 1U)

PA38_USART2_RXD

#define PA38_USART2_RXD   SF32LB_PINMUX(PA, 38U, 4U, 0x5CU, 2U)

PA38_USART2_TXD

#define PA38_USART2_TXD   SF32LB_PINMUX(PA, 38U, 4U, 0x5CU, 3U)

PA38_USART3_CTS

#define PA38_USART3_CTS   SF32LB_PINMUX(PA, 38U, 4U, 0x60U, 0U)

PA38_USART3_RTS

#define PA38_USART3_RTS   SF32LB_PINMUX(PA, 38U, 4U, 0x60U, 1U)

PA38_USART3_RXD

#define PA38_USART3_RXD   SF32LB_PINMUX(PA, 38U, 4U, 0x60U, 2U)

PA38_USART3_TXD

#define PA38_USART3_TXD   SF32LB_PINMUX(PA, 38U, 4U, 0x60U, 3U)

PA38_WKUP_PIN14

#define PA38_WKUP_PIN14   SF32LB_PINMUX(PA, 38U, 8U, 0U, 0U)

PA39_ATIM1_BK

#define PA39_ATIM1_BK   SF32LB_PINMUX(PA, 39U, 5U, 0x80U, 0U)

PA39_ATIM1_BK2

#define PA39_ATIM1_BK2   SF32LB_PINMUX(PA, 39U, 5U, 0x80U, 1U)

PA39_ATIM1_CH1

#define PA39_ATIM1_CH1   SF32LB_PINMUX(PA, 39U, 5U, 0x78U, 0U)

PA39_ATIM1_CH1N

#define PA39_ATIM1_CH1N   SF32LB_PINMUX(PA, 39U, 5U, 0x7CU, 0U)

PA39_ATIM1_CH2

#define PA39_ATIM1_CH2   SF32LB_PINMUX(PA, 39U, 5U, 0x78U, 1U)

PA39_ATIM1_CH2N

#define PA39_ATIM1_CH2N   SF32LB_PINMUX(PA, 39U, 5U, 0x7CU, 1U)

PA39_ATIM1_CH3

#define PA39_ATIM1_CH3   SF32LB_PINMUX(PA, 39U, 5U, 0x78U, 2U)

PA39_ATIM1_CH3N

#define PA39_ATIM1_CH3N   SF32LB_PINMUX(PA, 39U, 5U, 0x7CU, 2U)

PA39_ATIM1_CH4

#define PA39_ATIM1_CH4   SF32LB_PINMUX(PA, 39U, 5U, 0x78U, 3U)

PA39_ATIM1_ETR

#define PA39_ATIM1_ETR   SF32LB_PINMUX(PA, 39U, 5U, 0x80U, 2U)

PA39_GPIO

#define PA39_GPIO   SF32LB_PINMUX(PA, 39U, 0U, 0U, 0U)

PA39_GPTIM1_CH1

#define PA39_GPTIM1_CH1   SF32LB_PINMUX(PA, 39U, 5U, 0x64U, 0U)

PA39_GPTIM1_CH2

#define PA39_GPTIM1_CH2   SF32LB_PINMUX(PA, 39U, 5U, 0x64U, 1U)

PA39_GPTIM1_CH3

#define PA39_GPTIM1_CH3   SF32LB_PINMUX(PA, 39U, 5U, 0x64U, 2U)

PA39_GPTIM1_CH4

#define PA39_GPTIM1_CH4   SF32LB_PINMUX(PA, 39U, 5U, 0x64U, 3U)

PA39_GPTIM1_ETR

#define PA39_GPTIM1_ETR   SF32LB_PINMUX(PA, 39U, 5U, 0x6CU, 0U)

PA39_GPTIM2_CH1

#define PA39_GPTIM2_CH1   SF32LB_PINMUX(PA, 39U, 5U, 0x68U, 0U)

PA39_GPTIM2_CH2

#define PA39_GPTIM2_CH2   SF32LB_PINMUX(PA, 39U, 5U, 0x68U, 1U)

PA39_GPTIM2_CH3

#define PA39_GPTIM2_CH3   SF32LB_PINMUX(PA, 39U, 5U, 0x68U, 2U)

PA39_GPTIM2_CH4

#define PA39_GPTIM2_CH4   SF32LB_PINMUX(PA, 39U, 5U, 0x68U, 3U)

PA39_GPTIM2_ETR

#define PA39_GPTIM2_ETR   SF32LB_PINMUX(PA, 39U, 5U, 0x6CU, 1U)

PA39_I2C1_SCL

#define PA39_I2C1_SCL   SF32LB_PINMUX(PA, 39U, 4U, 0x48U, 0U)

PA39_I2C1_SDA

#define PA39_I2C1_SDA   SF32LB_PINMUX(PA, 39U, 4U, 0x48U, 1U)

PA39_I2C2_SCL

#define PA39_I2C2_SCL   SF32LB_PINMUX(PA, 39U, 4U, 0x4CU, 0U)

PA39_I2C2_SDA

#define PA39_I2C2_SDA   SF32LB_PINMUX(PA, 39U, 4U, 0x4CU, 1U)

PA39_I2C3_SCL

#define PA39_I2C3_SCL   SF32LB_PINMUX(PA, 39U, 4U, 0x50U, 0U)

PA39_I2C3_SDA

#define PA39_I2C3_SDA   SF32LB_PINMUX(PA, 39U, 4U, 0x50U, 1U)

PA39_I2C4_SCL

#define PA39_I2C4_SCL   SF32LB_PINMUX(PA, 39U, 4U, 0x54U, 0U)

PA39_I2C4_SDA

#define PA39_I2C4_SDA   SF32LB_PINMUX(PA, 39U, 4U, 0x54U, 1U)

PA39_LCDC1_8080_DIO3

#define PA39_LCDC1_8080_DIO3   SF32LB_PINMUX(PA, 39U, 7U, 0U, 0U)

PA39_LCDC1_JDI_VCK

#define PA39_LCDC1_JDI_VCK   SF32LB_PINMUX(PA, 39U, 6U, 0U, 0U)

PA39_LPTIM1_ETR

#define PA39_LPTIM1_ETR   SF32LB_PINMUX(PA, 39U, 5U, 0x70U, 2U)

PA39_LPTIM1_IN

#define PA39_LPTIM1_IN   SF32LB_PINMUX(PA, 39U, 5U, 0x70U, 0U)

PA39_LPTIM1_OUT

#define PA39_LPTIM1_OUT   SF32LB_PINMUX(PA, 39U, 5U, 0x70U, 1U)

PA39_LPTIM2_ETR

#define PA39_LPTIM2_ETR   SF32LB_PINMUX(PA, 39U, 5U, 0x74U, 2U)

PA39_LPTIM2_IN

#define PA39_LPTIM2_IN   SF32LB_PINMUX(PA, 39U, 5U, 0x74U, 0U)

PA39_LPTIM2_OUT

#define PA39_LPTIM2_OUT   SF32LB_PINMUX(PA, 39U, 5U, 0x74U, 1U)

PA39_SPI2_CLK

#define PA39_SPI2_CLK   SF32LB_PINMUX(PA, 39U, 2U, 0U, 0U)

PA39_USART1_CTS

#define PA39_USART1_CTS   SF32LB_PINMUX(PA, 39U, 4U, 0x58U, 0U)

PA39_USART1_RTS

#define PA39_USART1_RTS   SF32LB_PINMUX(PA, 39U, 4U, 0x58U, 1U)

PA39_USART1_RXD

#define PA39_USART1_RXD   SF32LB_PINMUX(PA, 39U, 4U, 0x58U, 2U)

PA39_USART1_TXD

#define PA39_USART1_TXD   SF32LB_PINMUX(PA, 39U, 4U, 0x58U, 3U)

PA39_USART2_CTS

#define PA39_USART2_CTS   SF32LB_PINMUX(PA, 39U, 4U, 0x5CU, 0U)

PA39_USART2_RTS

#define PA39_USART2_RTS   SF32LB_PINMUX(PA, 39U, 4U, 0x5CU, 1U)

PA39_USART2_RXD

#define PA39_USART2_RXD   SF32LB_PINMUX(PA, 39U, 4U, 0x5CU, 2U)

PA39_USART2_TXD

#define PA39_USART2_TXD   SF32LB_PINMUX(PA, 39U, 4U, 0x5CU, 3U)

PA39_USART3_CTS

#define PA39_USART3_CTS   SF32LB_PINMUX(PA, 39U, 4U, 0x60U, 0U)

PA39_USART3_RTS

#define PA39_USART3_RTS   SF32LB_PINMUX(PA, 39U, 4U, 0x60U, 1U)

PA39_USART3_RXD

#define PA39_USART3_RXD   SF32LB_PINMUX(PA, 39U, 4U, 0x60U, 2U)

PA39_USART3_TXD

#define PA39_USART3_TXD   SF32LB_PINMUX(PA, 39U, 4U, 0x60U, 3U)

PA39_WKUP_PIN15

#define PA39_WKUP_PIN15   SF32LB_PINMUX(PA, 39U, 8U, 0U, 0U)

PA40_ATIM1_BK

#define PA40_ATIM1_BK   SF32LB_PINMUX(PA, 40U, 5U, 0x80U, 0U)

PA40_ATIM1_BK2

#define PA40_ATIM1_BK2   SF32LB_PINMUX(PA, 40U, 5U, 0x80U, 1U)

PA40_ATIM1_CH1

#define PA40_ATIM1_CH1   SF32LB_PINMUX(PA, 40U, 5U, 0x78U, 0U)

PA40_ATIM1_CH1N

#define PA40_ATIM1_CH1N   SF32LB_PINMUX(PA, 40U, 5U, 0x7CU, 0U)

PA40_ATIM1_CH2

#define PA40_ATIM1_CH2   SF32LB_PINMUX(PA, 40U, 5U, 0x78U, 1U)

PA40_ATIM1_CH2N

#define PA40_ATIM1_CH2N   SF32LB_PINMUX(PA, 40U, 5U, 0x7CU, 1U)

PA40_ATIM1_CH3

#define PA40_ATIM1_CH3   SF32LB_PINMUX(PA, 40U, 5U, 0x78U, 2U)

PA40_ATIM1_CH3N

#define PA40_ATIM1_CH3N   SF32LB_PINMUX(PA, 40U, 5U, 0x7CU, 2U)

PA40_ATIM1_CH4

#define PA40_ATIM1_CH4   SF32LB_PINMUX(PA, 40U, 5U, 0x78U, 3U)

PA40_ATIM1_ETR

#define PA40_ATIM1_ETR   SF32LB_PINMUX(PA, 40U, 5U, 0x80U, 2U)

PA40_GPIO

#define PA40_GPIO   SF32LB_PINMUX(PA, 40U, 0U, 0U, 0U)

PA40_GPTIM1_CH1

#define PA40_GPTIM1_CH1   SF32LB_PINMUX(PA, 40U, 5U, 0x64U, 0U)

PA40_GPTIM1_CH2

#define PA40_GPTIM1_CH2   SF32LB_PINMUX(PA, 40U, 5U, 0x64U, 1U)

PA40_GPTIM1_CH3

#define PA40_GPTIM1_CH3   SF32LB_PINMUX(PA, 40U, 5U, 0x64U, 2U)

PA40_GPTIM1_CH4

#define PA40_GPTIM1_CH4   SF32LB_PINMUX(PA, 40U, 5U, 0x64U, 3U)

PA40_GPTIM1_ETR

#define PA40_GPTIM1_ETR   SF32LB_PINMUX(PA, 40U, 5U, 0x6CU, 0U)

PA40_GPTIM2_CH1

#define PA40_GPTIM2_CH1   SF32LB_PINMUX(PA, 40U, 5U, 0x68U, 0U)

PA40_GPTIM2_CH2

#define PA40_GPTIM2_CH2   SF32LB_PINMUX(PA, 40U, 5U, 0x68U, 1U)

PA40_GPTIM2_CH3

#define PA40_GPTIM2_CH3   SF32LB_PINMUX(PA, 40U, 5U, 0x68U, 2U)

PA40_GPTIM2_CH4

#define PA40_GPTIM2_CH4   SF32LB_PINMUX(PA, 40U, 5U, 0x68U, 3U)

PA40_GPTIM2_ETR

#define PA40_GPTIM2_ETR   SF32LB_PINMUX(PA, 40U, 5U, 0x6CU, 1U)

PA40_I2C1_SCL

#define PA40_I2C1_SCL   SF32LB_PINMUX(PA, 40U, 4U, 0x48U, 0U)

PA40_I2C1_SDA

#define PA40_I2C1_SDA   SF32LB_PINMUX(PA, 40U, 4U, 0x48U, 1U)

PA40_I2C2_SCL

#define PA40_I2C2_SCL   SF32LB_PINMUX(PA, 40U, 4U, 0x4CU, 0U)

PA40_I2C2_SDA

#define PA40_I2C2_SDA   SF32LB_PINMUX(PA, 40U, 4U, 0x4CU, 1U)

PA40_I2C3_SCL

#define PA40_I2C3_SCL   SF32LB_PINMUX(PA, 40U, 4U, 0x50U, 0U)

PA40_I2C3_SDA

#define PA40_I2C3_SDA   SF32LB_PINMUX(PA, 40U, 4U, 0x50U, 1U)

PA40_I2C4_SCL

#define PA40_I2C4_SCL   SF32LB_PINMUX(PA, 40U, 4U, 0x54U, 0U)

PA40_I2C4_SDA

#define PA40_I2C4_SDA   SF32LB_PINMUX(PA, 40U, 4U, 0x54U, 1U)

PA40_LCDC1_8080_DIO4

#define PA40_LCDC1_8080_DIO4   SF32LB_PINMUX(PA, 40U, 7U, 0U, 0U)

PA40_LCDC1_JDI_XRST

#define PA40_LCDC1_JDI_XRST   SF32LB_PINMUX(PA, 40U, 6U, 0U, 0U)

PA40_LPTIM1_ETR

#define PA40_LPTIM1_ETR   SF32LB_PINMUX(PA, 40U, 5U, 0x70U, 2U)

PA40_LPTIM1_IN

#define PA40_LPTIM1_IN   SF32LB_PINMUX(PA, 40U, 5U, 0x70U, 0U)

PA40_LPTIM1_OUT

#define PA40_LPTIM1_OUT   SF32LB_PINMUX(PA, 40U, 5U, 0x70U, 1U)

PA40_LPTIM2_ETR

#define PA40_LPTIM2_ETR   SF32LB_PINMUX(PA, 40U, 5U, 0x74U, 2U)

PA40_LPTIM2_IN

#define PA40_LPTIM2_IN   SF32LB_PINMUX(PA, 40U, 5U, 0x74U, 0U)

PA40_LPTIM2_OUT

#define PA40_LPTIM2_OUT   SF32LB_PINMUX(PA, 40U, 5U, 0x74U, 1U)

PA40_SPI2_CS

#define PA40_SPI2_CS   SF32LB_PINMUX(PA, 40U, 2U, 0U, 0U)

PA40_USART1_CTS

#define PA40_USART1_CTS   SF32LB_PINMUX(PA, 40U, 4U, 0x58U, 0U)

PA40_USART1_RTS

#define PA40_USART1_RTS   SF32LB_PINMUX(PA, 40U, 4U, 0x58U, 1U)

PA40_USART1_RXD

#define PA40_USART1_RXD   SF32LB_PINMUX(PA, 40U, 4U, 0x58U, 2U)

PA40_USART1_TXD

#define PA40_USART1_TXD   SF32LB_PINMUX(PA, 40U, 4U, 0x58U, 3U)

PA40_USART2_CTS

#define PA40_USART2_CTS   SF32LB_PINMUX(PA, 40U, 4U, 0x5CU, 0U)

PA40_USART2_RTS

#define PA40_USART2_RTS   SF32LB_PINMUX(PA, 40U, 4U, 0x5CU, 1U)

PA40_USART2_RXD

#define PA40_USART2_RXD   SF32LB_PINMUX(PA, 40U, 4U, 0x5CU, 2U)

PA40_USART2_TXD

#define PA40_USART2_TXD   SF32LB_PINMUX(PA, 40U, 4U, 0x5CU, 3U)

PA40_USART3_CTS

#define PA40_USART3_CTS   SF32LB_PINMUX(PA, 40U, 4U, 0x60U, 0U)

PA40_USART3_RTS

#define PA40_USART3_RTS   SF32LB_PINMUX(PA, 40U, 4U, 0x60U, 1U)

PA40_USART3_RXD

#define PA40_USART3_RXD   SF32LB_PINMUX(PA, 40U, 4U, 0x60U, 2U)

PA40_USART3_TXD

#define PA40_USART3_TXD   SF32LB_PINMUX(PA, 40U, 4U, 0x60U, 3U)

PA40_WKUP_PIN16

#define PA40_WKUP_PIN16   SF32LB_PINMUX(PA, 40U, 8U, 0U, 0U)

PA41_ATIM1_BK

#define PA41_ATIM1_BK   SF32LB_PINMUX(PA, 41U, 5U, 0x80U, 0U)

PA41_ATIM1_BK2

#define PA41_ATIM1_BK2   SF32LB_PINMUX(PA, 41U, 5U, 0x80U, 1U)

PA41_ATIM1_CH1

#define PA41_ATIM1_CH1   SF32LB_PINMUX(PA, 41U, 5U, 0x78U, 0U)

PA41_ATIM1_CH1N

#define PA41_ATIM1_CH1N   SF32LB_PINMUX(PA, 41U, 5U, 0x7CU, 0U)

PA41_ATIM1_CH2

#define PA41_ATIM1_CH2   SF32LB_PINMUX(PA, 41U, 5U, 0x78U, 1U)

PA41_ATIM1_CH2N

#define PA41_ATIM1_CH2N   SF32LB_PINMUX(PA, 41U, 5U, 0x7CU, 1U)

PA41_ATIM1_CH3

#define PA41_ATIM1_CH3   SF32LB_PINMUX(PA, 41U, 5U, 0x78U, 2U)

PA41_ATIM1_CH3N

#define PA41_ATIM1_CH3N   SF32LB_PINMUX(PA, 41U, 5U, 0x7CU, 2U)

PA41_ATIM1_CH4

#define PA41_ATIM1_CH4   SF32LB_PINMUX(PA, 41U, 5U, 0x78U, 3U)

PA41_ATIM1_ETR

#define PA41_ATIM1_ETR   SF32LB_PINMUX(PA, 41U, 5U, 0x80U, 2U)

PA41_GPIO

#define PA41_GPIO   SF32LB_PINMUX(PA, 41U, 0U, 0U, 0U)

PA41_GPTIM1_CH1

#define PA41_GPTIM1_CH1   SF32LB_PINMUX(PA, 41U, 5U, 0x64U, 0U)

PA41_GPTIM1_CH2

#define PA41_GPTIM1_CH2   SF32LB_PINMUX(PA, 41U, 5U, 0x64U, 1U)

PA41_GPTIM1_CH3

#define PA41_GPTIM1_CH3   SF32LB_PINMUX(PA, 41U, 5U, 0x64U, 2U)

PA41_GPTIM1_CH4

#define PA41_GPTIM1_CH4   SF32LB_PINMUX(PA, 41U, 5U, 0x64U, 3U)

PA41_GPTIM1_ETR

#define PA41_GPTIM1_ETR   SF32LB_PINMUX(PA, 41U, 5U, 0x6CU, 0U)

PA41_GPTIM2_CH1

#define PA41_GPTIM2_CH1   SF32LB_PINMUX(PA, 41U, 5U, 0x68U, 0U)

PA41_GPTIM2_CH2

#define PA41_GPTIM2_CH2   SF32LB_PINMUX(PA, 41U, 5U, 0x68U, 1U)

PA41_GPTIM2_CH3

#define PA41_GPTIM2_CH3   SF32LB_PINMUX(PA, 41U, 5U, 0x68U, 2U)

PA41_GPTIM2_CH4

#define PA41_GPTIM2_CH4   SF32LB_PINMUX(PA, 41U, 5U, 0x68U, 3U)

PA41_GPTIM2_ETR

#define PA41_GPTIM2_ETR   SF32LB_PINMUX(PA, 41U, 5U, 0x6CU, 1U)

PA41_I2C1_SCL

#define PA41_I2C1_SCL   SF32LB_PINMUX(PA, 41U, 4U, 0x48U, 0U)

PA41_I2C1_SDA

#define PA41_I2C1_SDA   SF32LB_PINMUX(PA, 41U, 4U, 0x48U, 1U)

PA41_I2C2_SCL

#define PA41_I2C2_SCL   SF32LB_PINMUX(PA, 41U, 4U, 0x4CU, 0U)

PA41_I2C2_SDA

#define PA41_I2C2_SDA   SF32LB_PINMUX(PA, 41U, 4U, 0x4CU, 1U)

PA41_I2C3_SCL

#define PA41_I2C3_SCL   SF32LB_PINMUX(PA, 41U, 4U, 0x50U, 0U)

PA41_I2C3_SDA

#define PA41_I2C3_SDA   SF32LB_PINMUX(PA, 41U, 4U, 0x50U, 1U)

PA41_I2C4_SCL

#define PA41_I2C4_SCL   SF32LB_PINMUX(PA, 41U, 4U, 0x54U, 0U)

PA41_I2C4_SDA

#define PA41_I2C4_SDA   SF32LB_PINMUX(PA, 41U, 4U, 0x54U, 1U)

PA41_LCDC1_8080_DIO5

#define PA41_LCDC1_8080_DIO5   SF32LB_PINMUX(PA, 41U, 7U, 0U, 0U)

PA41_LCDC1_JDI_HCK

#define PA41_LCDC1_JDI_HCK   SF32LB_PINMUX(PA, 41U, 6U, 0U, 0U)

PA41_LPTIM1_ETR

#define PA41_LPTIM1_ETR   SF32LB_PINMUX(PA, 41U, 5U, 0x70U, 2U)

PA41_LPTIM1_IN

#define PA41_LPTIM1_IN   SF32LB_PINMUX(PA, 41U, 5U, 0x70U, 0U)

PA41_LPTIM1_OUT

#define PA41_LPTIM1_OUT   SF32LB_PINMUX(PA, 41U, 5U, 0x70U, 1U)

PA41_LPTIM2_ETR

#define PA41_LPTIM2_ETR   SF32LB_PINMUX(PA, 41U, 5U, 0x74U, 2U)

PA41_LPTIM2_IN

#define PA41_LPTIM2_IN   SF32LB_PINMUX(PA, 41U, 5U, 0x74U, 0U)

PA41_LPTIM2_OUT

#define PA41_LPTIM2_OUT   SF32LB_PINMUX(PA, 41U, 5U, 0x74U, 1U)

PA41_USART1_CTS

#define PA41_USART1_CTS   SF32LB_PINMUX(PA, 41U, 4U, 0x58U, 0U)

PA41_USART1_RTS

#define PA41_USART1_RTS   SF32LB_PINMUX(PA, 41U, 4U, 0x58U, 1U)

PA41_USART1_RXD

#define PA41_USART1_RXD   SF32LB_PINMUX(PA, 41U, 4U, 0x58U, 2U)

PA41_USART1_TXD

#define PA41_USART1_TXD   SF32LB_PINMUX(PA, 41U, 4U, 0x58U, 3U)

PA41_USART2_CTS

#define PA41_USART2_CTS   SF32LB_PINMUX(PA, 41U, 4U, 0x5CU, 0U)

PA41_USART2_RTS

#define PA41_USART2_RTS   SF32LB_PINMUX(PA, 41U, 4U, 0x5CU, 1U)

PA41_USART2_RXD

#define PA41_USART2_RXD   SF32LB_PINMUX(PA, 41U, 4U, 0x5CU, 2U)

PA41_USART2_TXD

#define PA41_USART2_TXD   SF32LB_PINMUX(PA, 41U, 4U, 0x5CU, 3U)

PA41_USART3_CTS

#define PA41_USART3_CTS   SF32LB_PINMUX(PA, 41U, 4U, 0x60U, 0U)

PA41_USART3_RTS

#define PA41_USART3_RTS   SF32LB_PINMUX(PA, 41U, 4U, 0x60U, 1U)

PA41_USART3_RXD

#define PA41_USART3_RXD   SF32LB_PINMUX(PA, 41U, 4U, 0x60U, 2U)

PA41_USART3_TXD

#define PA41_USART3_TXD   SF32LB_PINMUX(PA, 41U, 4U, 0x60U, 3U)

PA41_WKUP_PIN17

#define PA41_WKUP_PIN17   SF32LB_PINMUX(PA, 41U, 8U, 0U, 0U)

PA42_ATIM1_BK

#define PA42_ATIM1_BK   SF32LB_PINMUX(PA, 42U, 5U, 0x80U, 0U)

PA42_ATIM1_BK2

#define PA42_ATIM1_BK2   SF32LB_PINMUX(PA, 42U, 5U, 0x80U, 1U)

PA42_ATIM1_CH1

#define PA42_ATIM1_CH1   SF32LB_PINMUX(PA, 42U, 5U, 0x78U, 0U)

PA42_ATIM1_CH1N

#define PA42_ATIM1_CH1N   SF32LB_PINMUX(PA, 42U, 5U, 0x7CU, 0U)

PA42_ATIM1_CH2

#define PA42_ATIM1_CH2   SF32LB_PINMUX(PA, 42U, 5U, 0x78U, 1U)

PA42_ATIM1_CH2N

#define PA42_ATIM1_CH2N   SF32LB_PINMUX(PA, 42U, 5U, 0x7CU, 1U)

PA42_ATIM1_CH3

#define PA42_ATIM1_CH3   SF32LB_PINMUX(PA, 42U, 5U, 0x78U, 2U)

PA42_ATIM1_CH3N

#define PA42_ATIM1_CH3N   SF32LB_PINMUX(PA, 42U, 5U, 0x7CU, 2U)

PA42_ATIM1_CH4

#define PA42_ATIM1_CH4   SF32LB_PINMUX(PA, 42U, 5U, 0x78U, 3U)

PA42_ATIM1_ETR

#define PA42_ATIM1_ETR   SF32LB_PINMUX(PA, 42U, 5U, 0x80U, 2U)

PA42_GPIO

#define PA42_GPIO   SF32LB_PINMUX(PA, 42U, 0U, 0U, 0U)

PA42_GPTIM1_CH1

#define PA42_GPTIM1_CH1   SF32LB_PINMUX(PA, 42U, 5U, 0x64U, 0U)

PA42_GPTIM1_CH2

#define PA42_GPTIM1_CH2   SF32LB_PINMUX(PA, 42U, 5U, 0x64U, 1U)

PA42_GPTIM1_CH3

#define PA42_GPTIM1_CH3   SF32LB_PINMUX(PA, 42U, 5U, 0x64U, 2U)

PA42_GPTIM1_CH4

#define PA42_GPTIM1_CH4   SF32LB_PINMUX(PA, 42U, 5U, 0x64U, 3U)

PA42_GPTIM1_ETR

#define PA42_GPTIM1_ETR   SF32LB_PINMUX(PA, 42U, 5U, 0x6CU, 0U)

PA42_GPTIM2_CH1

#define PA42_GPTIM2_CH1   SF32LB_PINMUX(PA, 42U, 5U, 0x68U, 0U)

PA42_GPTIM2_CH2

#define PA42_GPTIM2_CH2   SF32LB_PINMUX(PA, 42U, 5U, 0x68U, 1U)

PA42_GPTIM2_CH3

#define PA42_GPTIM2_CH3   SF32LB_PINMUX(PA, 42U, 5U, 0x68U, 2U)

PA42_GPTIM2_CH4

#define PA42_GPTIM2_CH4   SF32LB_PINMUX(PA, 42U, 5U, 0x68U, 3U)

PA42_GPTIM2_ETR

#define PA42_GPTIM2_ETR   SF32LB_PINMUX(PA, 42U, 5U, 0x6CU, 1U)

PA42_I2C1_SCL

#define PA42_I2C1_SCL   SF32LB_PINMUX(PA, 42U, 4U, 0x48U, 0U)

PA42_I2C1_SDA

#define PA42_I2C1_SDA   SF32LB_PINMUX(PA, 42U, 4U, 0x48U, 1U)

PA42_I2C2_SCL

#define PA42_I2C2_SCL   SF32LB_PINMUX(PA, 42U, 4U, 0x4CU, 0U)

PA42_I2C2_SDA

#define PA42_I2C2_SDA   SF32LB_PINMUX(PA, 42U, 4U, 0x4CU, 1U)

PA42_I2C3_SCL

#define PA42_I2C3_SCL   SF32LB_PINMUX(PA, 42U, 4U, 0x50U, 0U)

PA42_I2C3_SDA

#define PA42_I2C3_SDA   SF32LB_PINMUX(PA, 42U, 4U, 0x50U, 1U)

PA42_I2C4_SCL

#define PA42_I2C4_SCL   SF32LB_PINMUX(PA, 42U, 4U, 0x54U, 0U)

PA42_I2C4_SDA

#define PA42_I2C4_SDA   SF32LB_PINMUX(PA, 42U, 4U, 0x54U, 1U)

PA42_LCDC1_8080_DIO6

#define PA42_LCDC1_8080_DIO6   SF32LB_PINMUX(PA, 42U, 7U, 0U, 0U)

PA42_LCDC1_JDI_R2

#define PA42_LCDC1_JDI_R2   SF32LB_PINMUX(PA, 42U, 6U, 0U, 0U)

PA42_LPTIM1_ETR

#define PA42_LPTIM1_ETR   SF32LB_PINMUX(PA, 42U, 5U, 0x70U, 2U)

PA42_LPTIM1_IN

#define PA42_LPTIM1_IN   SF32LB_PINMUX(PA, 42U, 5U, 0x70U, 0U)

PA42_LPTIM1_OUT

#define PA42_LPTIM1_OUT   SF32LB_PINMUX(PA, 42U, 5U, 0x70U, 1U)

PA42_LPTIM2_ETR

#define PA42_LPTIM2_ETR   SF32LB_PINMUX(PA, 42U, 5U, 0x74U, 2U)

PA42_LPTIM2_IN

#define PA42_LPTIM2_IN   SF32LB_PINMUX(PA, 42U, 5U, 0x74U, 0U)

PA42_LPTIM2_OUT

#define PA42_LPTIM2_OUT   SF32LB_PINMUX(PA, 42U, 5U, 0x74U, 1U)

PA42_USART1_CTS

#define PA42_USART1_CTS   SF32LB_PINMUX(PA, 42U, 4U, 0x58U, 0U)

PA42_USART1_RTS

#define PA42_USART1_RTS   SF32LB_PINMUX(PA, 42U, 4U, 0x58U, 1U)

PA42_USART1_RXD

#define PA42_USART1_RXD   SF32LB_PINMUX(PA, 42U, 4U, 0x58U, 2U)

PA42_USART1_TXD

#define PA42_USART1_TXD   SF32LB_PINMUX(PA, 42U, 4U, 0x58U, 3U)

PA42_USART2_CTS

#define PA42_USART2_CTS   SF32LB_PINMUX(PA, 42U, 4U, 0x5CU, 0U)

PA42_USART2_RTS

#define PA42_USART2_RTS   SF32LB_PINMUX(PA, 42U, 4U, 0x5CU, 1U)

PA42_USART2_RXD

#define PA42_USART2_RXD   SF32LB_PINMUX(PA, 42U, 4U, 0x5CU, 2U)

PA42_USART2_TXD

#define PA42_USART2_TXD   SF32LB_PINMUX(PA, 42U, 4U, 0x5CU, 3U)

PA42_USART3_CTS

#define PA42_USART3_CTS   SF32LB_PINMUX(PA, 42U, 4U, 0x60U, 0U)

PA42_USART3_RTS

#define PA42_USART3_RTS   SF32LB_PINMUX(PA, 42U, 4U, 0x60U, 1U)

PA42_USART3_RXD

#define PA42_USART3_RXD   SF32LB_PINMUX(PA, 42U, 4U, 0x60U, 2U)

PA42_USART3_TXD

#define PA42_USART3_TXD   SF32LB_PINMUX(PA, 42U, 4U, 0x60U, 3U)

PA42_WKUP_PIN18

#define PA42_WKUP_PIN18   SF32LB_PINMUX(PA, 42U, 8U, 0U, 0U)

PA43_ATIM1_BK

#define PA43_ATIM1_BK   SF32LB_PINMUX(PA, 43U, 5U, 0x80U, 0U)

PA43_ATIM1_BK2

#define PA43_ATIM1_BK2   SF32LB_PINMUX(PA, 43U, 5U, 0x80U, 1U)

PA43_ATIM1_CH1

#define PA43_ATIM1_CH1   SF32LB_PINMUX(PA, 43U, 5U, 0x78U, 0U)

PA43_ATIM1_CH1N

#define PA43_ATIM1_CH1N   SF32LB_PINMUX(PA, 43U, 5U, 0x7CU, 0U)

PA43_ATIM1_CH2

#define PA43_ATIM1_CH2   SF32LB_PINMUX(PA, 43U, 5U, 0x78U, 1U)

PA43_ATIM1_CH2N

#define PA43_ATIM1_CH2N   SF32LB_PINMUX(PA, 43U, 5U, 0x7CU, 1U)

PA43_ATIM1_CH3

#define PA43_ATIM1_CH3   SF32LB_PINMUX(PA, 43U, 5U, 0x78U, 2U)

PA43_ATIM1_CH3N

#define PA43_ATIM1_CH3N   SF32LB_PINMUX(PA, 43U, 5U, 0x7CU, 2U)

PA43_ATIM1_CH4

#define PA43_ATIM1_CH4   SF32LB_PINMUX(PA, 43U, 5U, 0x78U, 3U)

PA43_ATIM1_ETR

#define PA43_ATIM1_ETR   SF32LB_PINMUX(PA, 43U, 5U, 0x80U, 2U)

PA43_GPIO

#define PA43_GPIO   SF32LB_PINMUX(PA, 43U, 0U, 0U, 0U)

PA43_GPTIM1_CH1

#define PA43_GPTIM1_CH1   SF32LB_PINMUX(PA, 43U, 5U, 0x64U, 0U)

PA43_GPTIM1_CH2

#define PA43_GPTIM1_CH2   SF32LB_PINMUX(PA, 43U, 5U, 0x64U, 1U)

PA43_GPTIM1_CH3

#define PA43_GPTIM1_CH3   SF32LB_PINMUX(PA, 43U, 5U, 0x64U, 2U)

PA43_GPTIM1_CH4

#define PA43_GPTIM1_CH4   SF32LB_PINMUX(PA, 43U, 5U, 0x64U, 3U)

PA43_GPTIM1_ETR

#define PA43_GPTIM1_ETR   SF32LB_PINMUX(PA, 43U, 5U, 0x6CU, 0U)

PA43_GPTIM2_CH1

#define PA43_GPTIM2_CH1   SF32LB_PINMUX(PA, 43U, 5U, 0x68U, 0U)

PA43_GPTIM2_CH2

#define PA43_GPTIM2_CH2   SF32LB_PINMUX(PA, 43U, 5U, 0x68U, 1U)

PA43_GPTIM2_CH3

#define PA43_GPTIM2_CH3   SF32LB_PINMUX(PA, 43U, 5U, 0x68U, 2U)

PA43_GPTIM2_CH4

#define PA43_GPTIM2_CH4   SF32LB_PINMUX(PA, 43U, 5U, 0x68U, 3U)

PA43_GPTIM2_ETR

#define PA43_GPTIM2_ETR   SF32LB_PINMUX(PA, 43U, 5U, 0x6CU, 1U)

PA43_I2C1_SCL

#define PA43_I2C1_SCL   SF32LB_PINMUX(PA, 43U, 4U, 0x48U, 0U)

PA43_I2C1_SDA

#define PA43_I2C1_SDA   SF32LB_PINMUX(PA, 43U, 4U, 0x48U, 1U)

PA43_I2C2_SCL

#define PA43_I2C2_SCL   SF32LB_PINMUX(PA, 43U, 4U, 0x4CU, 0U)

PA43_I2C2_SDA

#define PA43_I2C2_SDA   SF32LB_PINMUX(PA, 43U, 4U, 0x4CU, 1U)

PA43_I2C3_SCL

#define PA43_I2C3_SCL   SF32LB_PINMUX(PA, 43U, 4U, 0x50U, 0U)

PA43_I2C3_SDA

#define PA43_I2C3_SDA   SF32LB_PINMUX(PA, 43U, 4U, 0x50U, 1U)

PA43_I2C4_SCL

#define PA43_I2C4_SCL   SF32LB_PINMUX(PA, 43U, 4U, 0x54U, 0U)

PA43_I2C4_SDA

#define PA43_I2C4_SDA   SF32LB_PINMUX(PA, 43U, 4U, 0x54U, 1U)

PA43_LCDC1_8080_DIO7

#define PA43_LCDC1_8080_DIO7   SF32LB_PINMUX(PA, 43U, 7U, 0U, 0U)

PA43_LCDC1_JDI_G2

#define PA43_LCDC1_JDI_G2   SF32LB_PINMUX(PA, 43U, 6U, 0U, 0U)

PA43_LPTIM1_ETR

#define PA43_LPTIM1_ETR   SF32LB_PINMUX(PA, 43U, 5U, 0x70U, 2U)

PA43_LPTIM1_IN

#define PA43_LPTIM1_IN   SF32LB_PINMUX(PA, 43U, 5U, 0x70U, 0U)

PA43_LPTIM1_OUT

#define PA43_LPTIM1_OUT   SF32LB_PINMUX(PA, 43U, 5U, 0x70U, 1U)

PA43_LPTIM2_ETR

#define PA43_LPTIM2_ETR   SF32LB_PINMUX(PA, 43U, 5U, 0x74U, 2U)

PA43_LPTIM2_IN

#define PA43_LPTIM2_IN   SF32LB_PINMUX(PA, 43U, 5U, 0x74U, 0U)

PA43_LPTIM2_OUT

#define PA43_LPTIM2_OUT   SF32LB_PINMUX(PA, 43U, 5U, 0x74U, 1U)

PA43_USART1_CTS

#define PA43_USART1_CTS   SF32LB_PINMUX(PA, 43U, 4U, 0x58U, 0U)

PA43_USART1_RTS

#define PA43_USART1_RTS   SF32LB_PINMUX(PA, 43U, 4U, 0x58U, 1U)

PA43_USART1_RXD

#define PA43_USART1_RXD   SF32LB_PINMUX(PA, 43U, 4U, 0x58U, 2U)

PA43_USART1_TXD

#define PA43_USART1_TXD   SF32LB_PINMUX(PA, 43U, 4U, 0x58U, 3U)

PA43_USART2_CTS

#define PA43_USART2_CTS   SF32LB_PINMUX(PA, 43U, 4U, 0x5CU, 0U)

PA43_USART2_RTS

#define PA43_USART2_RTS   SF32LB_PINMUX(PA, 43U, 4U, 0x5CU, 1U)

PA43_USART2_RXD

#define PA43_USART2_RXD   SF32LB_PINMUX(PA, 43U, 4U, 0x5CU, 2U)

PA43_USART2_TXD

#define PA43_USART2_TXD   SF32LB_PINMUX(PA, 43U, 4U, 0x5CU, 3U)

PA43_USART3_CTS

#define PA43_USART3_CTS   SF32LB_PINMUX(PA, 43U, 4U, 0x60U, 0U)

PA43_USART3_RTS

#define PA43_USART3_RTS   SF32LB_PINMUX(PA, 43U, 4U, 0x60U, 1U)

PA43_USART3_RXD

#define PA43_USART3_RXD   SF32LB_PINMUX(PA, 43U, 4U, 0x60U, 2U)

PA43_USART3_TXD

#define PA43_USART3_TXD   SF32LB_PINMUX(PA, 43U, 4U, 0x60U, 3U)

PA43_WKUP_PIN19

#define PA43_WKUP_PIN19   SF32LB_PINMUX(PA, 43U, 8U, 0U, 0U)

PA44_ATIM1_BK

#define PA44_ATIM1_BK   SF32LB_PINMUX(PA, 44U, 5U, 0x80U, 0U)

PA44_ATIM1_BK2

#define PA44_ATIM1_BK2   SF32LB_PINMUX(PA, 44U, 5U, 0x80U, 1U)

PA44_ATIM1_CH1

#define PA44_ATIM1_CH1   SF32LB_PINMUX(PA, 44U, 5U, 0x78U, 0U)

PA44_ATIM1_CH1N

#define PA44_ATIM1_CH1N   SF32LB_PINMUX(PA, 44U, 5U, 0x7CU, 0U)

PA44_ATIM1_CH2

#define PA44_ATIM1_CH2   SF32LB_PINMUX(PA, 44U, 5U, 0x78U, 1U)

PA44_ATIM1_CH2N

#define PA44_ATIM1_CH2N   SF32LB_PINMUX(PA, 44U, 5U, 0x7CU, 1U)

PA44_ATIM1_CH3

#define PA44_ATIM1_CH3   SF32LB_PINMUX(PA, 44U, 5U, 0x78U, 2U)

PA44_ATIM1_CH3N

#define PA44_ATIM1_CH3N   SF32LB_PINMUX(PA, 44U, 5U, 0x7CU, 2U)

PA44_ATIM1_CH4

#define PA44_ATIM1_CH4   SF32LB_PINMUX(PA, 44U, 5U, 0x78U, 3U)

PA44_ATIM1_ETR

#define PA44_ATIM1_ETR   SF32LB_PINMUX(PA, 44U, 5U, 0x80U, 2U)

PA44_GPIO

#define PA44_GPIO   SF32LB_PINMUX(PA, 44U, 0U, 0U, 0U)

PA44_GPTIM1_CH1

#define PA44_GPTIM1_CH1   SF32LB_PINMUX(PA, 44U, 5U, 0x64U, 0U)

PA44_GPTIM1_CH2

#define PA44_GPTIM1_CH2   SF32LB_PINMUX(PA, 44U, 5U, 0x64U, 1U)

PA44_GPTIM1_CH3

#define PA44_GPTIM1_CH3   SF32LB_PINMUX(PA, 44U, 5U, 0x64U, 2U)

PA44_GPTIM1_CH4

#define PA44_GPTIM1_CH4   SF32LB_PINMUX(PA, 44U, 5U, 0x64U, 3U)

PA44_GPTIM1_ETR

#define PA44_GPTIM1_ETR   SF32LB_PINMUX(PA, 44U, 5U, 0x6CU, 0U)

PA44_GPTIM2_CH1

#define PA44_GPTIM2_CH1   SF32LB_PINMUX(PA, 44U, 5U, 0x68U, 0U)

PA44_GPTIM2_CH2

#define PA44_GPTIM2_CH2   SF32LB_PINMUX(PA, 44U, 5U, 0x68U, 1U)

PA44_GPTIM2_CH3

#define PA44_GPTIM2_CH3   SF32LB_PINMUX(PA, 44U, 5U, 0x68U, 2U)

PA44_GPTIM2_CH4

#define PA44_GPTIM2_CH4   SF32LB_PINMUX(PA, 44U, 5U, 0x68U, 3U)

PA44_GPTIM2_ETR

#define PA44_GPTIM2_ETR   SF32LB_PINMUX(PA, 44U, 5U, 0x6CU, 1U)

PA44_I2C1_SCL

#define PA44_I2C1_SCL   SF32LB_PINMUX(PA, 44U, 4U, 0x48U, 0U)

PA44_I2C1_SDA

#define PA44_I2C1_SDA   SF32LB_PINMUX(PA, 44U, 4U, 0x48U, 1U)

PA44_I2C2_SCL

#define PA44_I2C2_SCL   SF32LB_PINMUX(PA, 44U, 4U, 0x4CU, 0U)

PA44_I2C2_SDA

#define PA44_I2C2_SDA   SF32LB_PINMUX(PA, 44U, 4U, 0x4CU, 1U)

PA44_I2C3_SCL

#define PA44_I2C3_SCL   SF32LB_PINMUX(PA, 44U, 4U, 0x50U, 0U)

PA44_I2C3_SDA

#define PA44_I2C3_SDA   SF32LB_PINMUX(PA, 44U, 4U, 0x50U, 1U)

PA44_I2C4_SCL

#define PA44_I2C4_SCL   SF32LB_PINMUX(PA, 44U, 4U, 0x54U, 0U)

PA44_I2C4_SDA

#define PA44_I2C4_SDA   SF32LB_PINMUX(PA, 44U, 4U, 0x54U, 1U)

PA44_LPTIM1_ETR

#define PA44_LPTIM1_ETR   SF32LB_PINMUX(PA, 44U, 5U, 0x70U, 2U)

PA44_LPTIM1_IN

#define PA44_LPTIM1_IN   SF32LB_PINMUX(PA, 44U, 5U, 0x70U, 0U)

PA44_LPTIM1_OUT

#define PA44_LPTIM1_OUT   SF32LB_PINMUX(PA, 44U, 5U, 0x70U, 1U)

PA44_LPTIM2_ETR

#define PA44_LPTIM2_ETR   SF32LB_PINMUX(PA, 44U, 5U, 0x74U, 2U)

PA44_LPTIM2_IN

#define PA44_LPTIM2_IN   SF32LB_PINMUX(PA, 44U, 5U, 0x74U, 0U)

PA44_LPTIM2_OUT

#define PA44_LPTIM2_OUT   SF32LB_PINMUX(PA, 44U, 5U, 0x74U, 1U)

PA44_USART1_CTS

#define PA44_USART1_CTS   SF32LB_PINMUX(PA, 44U, 4U, 0x58U, 0U)

PA44_USART1_RTS

#define PA44_USART1_RTS   SF32LB_PINMUX(PA, 44U, 4U, 0x58U, 1U)

PA44_USART1_RXD

#define PA44_USART1_RXD   SF32LB_PINMUX(PA, 44U, 4U, 0x58U, 2U)

PA44_USART1_TXD

#define PA44_USART1_TXD   SF32LB_PINMUX(PA, 44U, 4U, 0x58U, 3U)

PA44_USART2_CTS

#define PA44_USART2_CTS   SF32LB_PINMUX(PA, 44U, 4U, 0x5CU, 0U)

PA44_USART2_RTS

#define PA44_USART2_RTS   SF32LB_PINMUX(PA, 44U, 4U, 0x5CU, 1U)

PA44_USART2_RXD

#define PA44_USART2_RXD   SF32LB_PINMUX(PA, 44U, 4U, 0x5CU, 2U)

PA44_USART2_TXD

#define PA44_USART2_TXD   SF32LB_PINMUX(PA, 44U, 4U, 0x5CU, 3U)

PA44_USART3_CTS

#define PA44_USART3_CTS   SF32LB_PINMUX(PA, 44U, 4U, 0x60U, 0U)

PA44_USART3_RTS

#define PA44_USART3_RTS   SF32LB_PINMUX(PA, 44U, 4U, 0x60U, 1U)

PA44_USART3_RXD

#define PA44_USART3_RXD   SF32LB_PINMUX(PA, 44U, 4U, 0x60U, 2U)

PA44_USART3_TXD

#define PA44_USART3_TXD   SF32LB_PINMUX(PA, 44U, 4U, 0x60U, 3U)

PA44_WKUP_PIN20

#define PA44_WKUP_PIN20   SF32LB_PINMUX(PA, 44U, 8U, 0U, 0U)

SF32LB_PORT_PA

#define SF32LB_PORT_PA   1U

SF32LB_PORT_SA

#define SF32LB_PORT_SA   0U